-
公开(公告)号:CN110651358A
公开(公告)日:2020-01-03
申请号:CN201880033195.6
申请日:2018-05-07
Applicant: 株式会社半导体能源研究所
IPC: H01L21/336 , G02F1/1368 , G09F9/30 , H01L21/822 , H01L27/04 , H01L27/32 , H01L29/786 , H01L51/50 , H05B33/02 , H05B33/10 , H05B33/14
Abstract: 本发明提供一种电特性良好的半导体装置、一种电特性稳定的半导体装置、或者一种可靠性高的半导体装置或显示装置。在第一金属氧化物层的第一区域上层叠第一绝缘层及第一导电层,以与第一金属氧化物层的不重叠于第一绝缘层的第二区域以及第二金属氧化物层接触的方式形成第一层,进行加热处理以使第二区域及第二金属氧化物层低电阻化,形成第二绝缘层,在第二绝缘层上形成与第二区域电连接的第二导电层。此时,以使其包含铝、钛、钽和钨中的至少一种的方式形成第一层。
-
公开(公告)号:CN103824886B
公开(公告)日:2019-03-01
申请号:CN201310572119.1
申请日:2013-11-15
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , H01L29/06
Abstract: 本发明涉及一种半导体装置及其制造方法,赋予使用氧化物半导体膜的晶体管稳定的电气特性。另外,赋予使用氧化物半导体膜的晶体管具有优良的电气特性。另外,本发明提供一种具有该晶体管的高可靠性的半导体装置。关于具有层叠有氧化物半导体膜及氧化物膜的多层膜、栅电极以及栅极绝缘膜的晶体管,多层膜经由栅极绝缘膜而重叠于所述栅电极地设置,多层膜是具有由氧化物半导体膜的下表面与氧化物半导体膜的侧面所呈的第一角度、以及由氧化物膜的下表面与氧化物膜的侧面所呈的第二角度的形状,并且,第一角度小于第二角度且被设为锐角。另外,通过使用该晶体管来制造半导体装置。
-
公开(公告)号:CN108292684A
公开(公告)日:2018-07-17
申请号:CN201680067710.3
申请日:2016-11-10
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , G09F9/30 , H01L21/28 , H01L51/50 , H05B33/14
CPC classification number: H01L29/7869 , H01L21/28 , H01L27/1225 , H01L29/04 , H01L29/45 , H01L29/786 , H01L51/50 , H05B33/14
Abstract: 在包括氧化物半导体膜的晶体管中,抑制电特性的变动。本发明的一个方式包括第一栅电极、第一栅电极上的第一绝缘膜、第一绝缘膜上的氧化物半导体膜、氧化物半导体膜上的源电极、氧化物半导体膜上的漏电极、氧化物半导体膜、源电极及漏电极上的第二绝缘膜、以及第二绝缘膜上的第二栅电极,第一绝缘膜具有第一开口部,在第一绝缘膜上形成通过第一开口部与第一栅电极电连接的连接电极,第二绝缘膜具有到达连接电极的第二开口部,第二栅电极包括氧化物导电膜及氧化物导电膜上的金属膜,使用金属膜使连接电极与第二栅电极电连接。
-
公开(公告)号:CN106471610A
公开(公告)日:2017-03-01
申请号:CN201580033176.X
申请日:2015-06-09
Applicant: 株式会社半导体能源研究所
IPC: H01L21/336 , G02F1/1368 , H01L21/318 , H01L21/471 , H01L21/473 , H01L29/786 , H01L21/316
Abstract: 在包括氧化物半导体的半导体装置中,能够抑制电特性的变动且提高可靠性。本发明的一个方式是一种包括氧化物半导体膜的半导体装置,包括:第一绝缘膜;第一绝缘膜上方的氧化物半导体膜;氧化物半导体膜上方的第二绝缘膜;第二绝缘膜上方的第三绝缘膜,其中,第二绝缘膜包含氧与硅,第三绝缘膜包含氮与硅,并且,在第二绝缘膜与第三绝缘膜的界面附近包含铟。
-
公开(公告)号:CN105849913A
公开(公告)日:2016-08-10
申请号:CN201480071297.9
申请日:2014-12-17
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , G02F1/1345 , G02F1/1368 , H01L21/28 , H01L21/336 , H01L29/41 , H01L51/50 , H05B33/14
Abstract: 提供一种包括使用氧化物半导体并通态电流大的晶体管的半导体装置。一种半导体装置,包括:设置在驱动电路部中的第一晶体管;以及设置在像素部中的第二晶体管,其中,第一晶体管的结构和第二晶体管的结构互不相同。此外,第一晶体管及第二晶体管为顶栅结构的晶体管,被用作栅电极、源电极及漏电极的导电膜不重叠。此外,在氧化物半导体膜中,在不与栅电极、源电极及漏电极重叠的区域中具有杂质元素。
-
-
-
-