-
公开(公告)号：CN107392308B
公开(公告)日：2020-04-03
申请号：CN201710469354.4
申请日：2017-06-20
Applicant: 中国科学院计算技术研究所
IPC: G06N3/063
Abstract: 本发明涉及一种基于可编程器件的卷积神经网络加速方法与系统。包括：对卷积神经网络在可编程器件上的基本结构进行设计，分别建立计算资源、频率关于并行化参数的量化模型；在不同并行化参数下，对实际电压、温度、工艺偏差可达的最高时钟频率进行探索，建立实际可达最高频率与并行化参数的分析模型；以计算吞吐量为优化目标，根据所建立的量化模型与分析模型，对卷积神经网络的设计空间探索进行问题抽象，并采用一定的搜索算法求解出性能最优的并行化参数。本发明在保证加速器稳定性及可靠性的同时，能够利用商用设计工具针对电压、温度、工艺偏差所预留的时延裕度，从而进一步提升卷积神经网络加速器的性能。
-
公开(公告)号：CN107204010B
公开(公告)日：2019-11-19
申请号：CN201710293908.X
申请日：2017-04-28
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及单目图像深度估计方法和系统，包括：构建仅具有特征摄取部分的CNN模型架构，作为特征摄取架构；按所需深度图的分辨率设置多个全连接层；将全连接层连接至特征摄取架构，组成初级估计网络模型；使用训练数据集训练初级估计网络模型，并提取初级估计网络模型各层的特征图；计算特征图和其相应深度图的平均相对局部几何结构误差，并根据平均相对局部几何结构误差生成最终估计模型；使用训练数据集并结合损失函数对最终估计模型进行训练，并用训练完成后的最终估计模型对输入图像进行深度预测。本发明根据平均相对局部几何结构误差并基于损失函数训练CNN，进而提高CNN回归深度图像的精度与清晰度，生成的深度图保留了更多场景的几何结构特征。
-
公开(公告)号：CN105760786B
公开(公告)日：2019-05-28
申请号：CN201610082885.3
申请日：2016-02-06
Applicant: 中国科学院计算技术研究所
IPC: G06F21/76
Abstract: 本发明适用于信息安全领域及集成电路领域，提供了一种CPU+FPGA集成芯片的强PUF认证方法及系统，CPU+FPGA集成芯片包括CPU和FPGA，该方法包括：认证端从CRP数据库中获取与CPU+FPGA集成芯片对应的激励；认证端将激励解码为配置比特发送至CPU以进行物理不可克隆函数电路配置；当FPGA上已有电路在运行中时，CPU将接收到的配置比特以部分可重构的方式在FPGA上配置物理不可克隆函数电路；CPU+FPGA集成芯片将物理不可克隆函数电路产生的响应返回给认证端以完成认证。借此，本发明在保证强物理不可克隆函数性能的同时，利用更丰富的工艺偏差，达到更高的安全性、更少的资源占用率。
-
公开(公告)号：CN109581338A
公开(公告)日：2019-04-05
申请号：CN201910030941.2
申请日：2019-01-14
Applicant: 中国科学院计算技术研究所
IPC: G01S7/497
Abstract: 本发明公开了一种标定多激光雷达外参数的系统及其方法，该系统包括：数据采集模块，用于通过待标定系统中的激光雷达对标定板进行扫描，获得每一个激光雷达对标定板的扫描结果；坐标变换模块，用于根据扫描结果计算各激光雷达坐标系与标定板坐标系之间的坐标变换关系，并根据该坐标变换关系计算出任意两个激光雷达坐标系之间的坐标变换关系；及坐标变换整合模块，用于对得到的任意两个激光雷达坐标系之间的坐标变换关系进行整合，得到该待标定系统的外参数。该系统获得空间标定点容易，求解过程简单、快速。
-
公开(公告)号：CN105809065B
公开(公告)日：2018-12-04
申请号：CN201610134261.1
申请日：2016-03-09
Applicant: 中国科学院计算技术研究所
IPC: G06F21/77
Abstract: 本发明适用于信息安全及集成电路技术领域，提供了一种模糊输入输出的强物理不可克隆函数，包括：输入模糊模块，用于将输入激励通过第一随机特性电路转换后再输入给强物理不可克隆函数；输出模糊模块，用于将所述强物理不可克隆函数的输出响应通过第二随机特性电路转换后再输出给外界；所述模糊输入输出的强物理不可克隆函数的物理结构为在三维集成电路上集成所述强物理不可克隆函数和弱物理不可克隆函数，所述弱物理不可克隆函数夹在两层所述强物理不可克隆函数中间。借此，本发明保证强物理不可克隆函数随机性与稳定性的同时，能够有效抵抗建模攻击。
-
Patent Agency Ranking
公开(公告)号：CN108564168A
公开(公告)日：2018-09-21
申请号：CN201810288078.6
申请日：2018-04-03
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种对支持多精度卷积神经网络处理器的设计方法，包括：1)针对卷积神经网络处理器所需支持的多精度中的每一个，确定在该精度下需要的片上资源，所述在该精度下需要的片上资源表示为所述卷积神经网络处理器的计算核单元的并行化参数的函数；2)根据所述计算核单元可利用的最大片上资源、以及所述卷积神经网络处理器所支持的每个精度下需要的片上资源，将所述卷积神经网络处理器的计算吞吐量或计算时延作为优化目标，计算获得针对所述计算核单元的并行化参数。
-
公开(公告)号：CN107301665A
公开(公告)日：2017-10-27
申请号：CN201710302885.4
申请日：2017-05-03
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种具有可变焦光学摄像头的深度摄像头及其控制方法，所述方法包括：1)识别由所述深度摄像头所拍摄的光学图像上存在的物体；2)确定该物体的识别置信度；以及3)如果该物体的识别置信度不大于设定阈值，则针对该物体进行光学变焦和或数字变焦，以获得新的光学图像。使用根据本发明的智能深度摄像头，可以自动地、智能地进行变焦，当被拍摄物体的识别准确度比较低时，无需人工干预即可根据物体的尺寸和距离信息进行自动变焦，从而很大程度地提高了物体识别的效果。
-
公开(公告)号：CN103839580B
公开(公告)日：2016-08-17
申请号：CN201410064466.8
申请日：2014-02-25
Applicant: 中国科学院计算技术研究所
IPC: G11C11/56
Abstract: 本发明公开了一种相变存储器写加速方法，该方法包括：Partial?SET写操作判断步骤和写请求执行步骤，Partial?SET写操作判断步骤为判断相变存储器中当前写请求采用的写脉冲类型为SET或Partial?SET脉冲；写请求执行步骤为根据写脉冲类型，采用SET或快速Partial?SET方法，根据SET和RESET操作的不同写速度实现相变存储器的快速Partial?SET写加速，本发明还公开了一种相变存储器的写加速系统。
-
公开(公告)号：CN105809065A
公开(公告)日：2016-07-27
申请号：CN201610134261.1
申请日：2016-03-09
Applicant: 中国科学院计算技术研究所
IPC: G06F21/77
CPC classification number: G06F21/77
Abstract: 本发明适用于信息安全及集成电路技术领域，提供了一种模糊输入输出的强物理不可克隆函数，包括：输入模糊模块，用于将输入激励通过第一随机特性电路转换后再输入给强物理不可克隆函数；输出模糊模块，用于将所述强物理不可克隆函数的输出响应通过第二随机特性电路转换后再输出给外界；所述模糊输入输出的强物理不可克隆函数的物理结构为在三维集成电路上集成所述强物理不可克隆函数和弱物理不可克隆函数，所述弱物理不可克隆函数夹在两层所述强物理不可克隆函数中间。借此，本发明保证强物理不可克隆函数随机性与稳定性的同时，能够有效抵抗建模攻击。
-
公开(公告)号：CN105760786A
公开(公告)日：2016-07-13
申请号：CN201610082885.3
申请日：2016-02-06
Applicant: 中国科学院计算技术研究所
IPC: G06F21/76
CPC classification number: G06F21/76
Abstract: 本发明适用于信息安全领域及集成电路领域，提供了一种CPU+FPGA集成芯片的强PUF认证方法及系统，CPU+FPGA集成芯片包括CPU和FPGA，该方法包括：认证端从CRP数据库中获取与CPU+FPGA集成芯片对应的激励；认证端将激励解码为配置比特发送至CPU以进行物理不可克隆函数电路配置；当FPGA上已有电路在运行中时，CPU将接收到的配置比特以部分可重构的方式在FPGA上配置物理不可克隆函数电路；CPU+FPGA集成芯片将物理不可克隆函数电路产生的响应返回给认证端以完成认证。借此，本发明在保证强物理不可克隆函数性能的同时，利用更丰富的工艺偏差，达到更高的安全性、更少的资源占用率。
-
-
-
-
-
-
-
-
-
Search Results
118
records
(took 0.044 seconds)
