-
公开(公告)号：CN119050125A
公开(公告)日：2024-11-29
申请号：CN202411150510.7
申请日：2024-08-21
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明公开了一种多种颜色LED阵列及其制备方法，该阵列包括：半导体平面模板、第一类掺杂半导体柱状结构阵列和异质结构器件层。该方法包括：制备半导体平面模板；进行图案化工艺处理，得到刻蚀掩模层；通过干法刻蚀对故意掺杂半导体平面层进行部分刻蚀处理并去除刻蚀掩模层，得到第一类掺杂半导体柱状结构阵列；通过金属有机化学气相沉积方法对第一类掺杂半导体柱状结构阵列进行外延生长处理，得到异质结构器件层，制备LED阵列。本发明能够简化紧密分布的彩色LED阵列制备工艺，避免微型LED芯片的巨量转移，降低制备成本，提高LED器件的发光效率。本发明作为一种多种颜色LED阵列及其制备方法，可广泛应用于半导体光电器件技术领域。
-
公开(公告)号：CN119049971A
公开(公告)日：2024-11-29
申请号：CN202411166944.6
申请日：2024-08-23
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC: H01L21/335 , H01L29/778 , H01L29/423
Abstract: 本发明公开了一种增强型GaN HEMT器件的制备方法，包括在衬底层表面依次生长缓冲层、沟道层、势垒层以及p‑GaN帽层，得到外延结构，沟道层与势垒层形成异质结，沟道层与势垒层形成异质结的界面形成二维电子气作为导电沟道；对部分p‑GaN帽层进行电子束辐照，激活其中的Mg杂质，得到P型GaN栅；在P型GaN栅上制备栅金属电极，二维电子气导电沟道受到P型GaN栅和栅金属电极调控；本发明通过电子束选择性激活p‑GaN帽层制备得到p型GaN栅，有效减少常规增强型GaN HEMT器件制造过程中刻蚀损伤对二维电子气密度和器件动态特性的影响，有利于提高器件的饱和电流，减小器件的动态导通电阻，增强器件的可靠性。
-
公开(公告)号：CN119049963A
公开(公告)日：2024-11-29
申请号：CN202411163505.X
申请日：2024-08-23
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
Abstract: 本发明公开了一种GaN基HEMT中低阻值欧姆接触电极的制备方法，包括：在氮化镓(GaN)异质结外延材料上光刻出源电极和漏电极欧姆区域；淀积镍金属薄层；进行退火，形成镍金属小球；以镍金属小球为掩膜，采用干法刻蚀至二维电子气沟道以下，形成纳米凹槽阵列；酸洗去除镍金属小球；淀积无Au欧姆接触金属，进行退火，退火后的纳米金属柱体侧壁与二维电子气沟道直接接触形成欧姆接触，从而形成源电极和漏电极；本发明能够增大GaN HEMT中源电极和漏电极的金属电极与二维电子气沟道接触的面积，实现与Si CMOS工艺兼容的无Au源电极和漏电极欧姆接触，有效降低了欧姆接触电阻，提高了氮化镓HEMT器件的性能，降低了工艺成本，且工艺简单、易于实现、效果突出。
-
公开(公告)号：CN119029026A
公开(公告)日：2024-11-26
申请号：CN202411125714.5
申请日：2024-08-16
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC: H01L29/778 , H01L29/06 , H01L21/335
Abstract: 本发明公开了一种p型帽层场板高电子迁移率晶体管，包括依次设置的衬底层、复合缓冲层、沟道层、势垒层、p型帽层和栅金属电极，其中，所述沟道层、所述势垒层为三族氮化物半导体材料；在沟道层上位于势垒层两侧设置源电极和漏电极，源电极和漏电极与所述势垒层形成欧姆接触；所述栅金属电极与p型帽层形成欧姆接触或者肖特基接触；所述沟道层与所述势垒层的异质结表面形成二维电子气作为导电沟道，并受到所述p型帽层和所述栅金属电极调控；所述p型帽层在靠近漏电极一侧具有锯齿状结构，以抑制沟道层中的电场尖峰，提高器件击穿电压。本发明能够克服传统器件边缘处的电场尖峰问题，降低边缘电场，提高器件的击穿电压。
-
公开(公告)号：CN119008709A
公开(公告)日：2024-11-22
申请号：CN202410813672.8
申请日：2024-06-24
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L29/872 , H01L29/06 , H01L21/34
Abstract: 本发明公开了一种基于p‑i‑n结终端的氧化镓结势垒肖特基二极管及其制备方法，主要解决现有p‑NiO/n‑Ga2O3异质结二极管或结势垒肖特基二极管由于在p‑NiO上电流过大导致p‑NiO材料被损坏，使得器件失效的问题，其自下而上包括：阴极电极(1)、n‑Ga2O3衬底(2)、n‑Ga2O3外延层(3)、p‑NiO层(5)和阳极电极(6)，其中p‑NiO层与n‑Ga2O3外延层之间设有离子注入形成的i‑Ga2O3环形槽(4)，该p‑NiO层、i‑Ga2O3环形槽、n‑Ga2O3外延层三者形成p‑i‑n结。本发明降低了p‑NiO层中的电流，减小了热量的产生，提高了器件的耐压和可靠性，可用作高耐压设备的氧化镓器件。
-
Patent Agency Ranking
公开(公告)号：CN119008624A
公开(公告)日：2024-11-22
申请号：CN202411073226.4
申请日：2024-08-06
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC: H01L27/07 , H01L27/06 , H01L21/8252 , H01L27/02
Abstract: 本发明公开了一种增强型SiC衬底GaN双向阻断器件及其制备方法，该器件中MOSFET和HEMT共享AlN缓冲层，AlN缓冲层叠加于SiC衬底之上。MOSFET和HEMT之间设有隔离槽，隔离槽深入至AlN缓冲层的上部，MOSFET的源电极和HEMT的栅电极通过第一金属互联条互连，MOSFET的漏电极和HEMT的源电极通过第二金属互联条互连。HEMT的漏电极深入至该HEMT的沟道层，通过漏电极和沟道层表面二维电子气的直接接触，降低了漏电极肖特基势垒高度，从而降低了器件的开启电压，同时提升了器件的正向和反向击穿电压，提供了一种高性能的增强型SiC衬底GaN双向阻断器件。
-
公开(公告)号：CN118866984A
公开(公告)日：2024-10-29
申请号：CN202410848778.1
申请日：2024-06-27
Applicant: 西安电子科技大学广州研究院
IPC: H01L29/872 , H01L21/329 , H01L29/417 , H01L29/20 , H01L29/06 , H01L23/31
Abstract: 本发明公开了一种极化结构的氮化镓结势垒肖特基二极管及其制备方法，涉及半导体技术领域，包括：依次层叠设置的衬底、缓冲层、n+‑GaN层、n‑‑GaN漂移层、AlGaN层、i‑GaN层和p‑GaN层；i‑GaN层和p‑GaN层组成的层叠结构与AlGaN层极化产生二维空穴气；阳极，位于层叠设置的AlGaN层、i‑GaN层和p‑GaN层上、并延伸至开口中，与n‑‑GaN漂移层接触；阴极，位于n+‑GaN层上、且与n‑‑GaN漂移层间隔设置；钝化层，覆盖在阳极、p‑GaN层、i‑GaN层、AlGaN层、n‑‑GaN漂移层和阴极暴露的表面，钝化层包括第一开口和第二开口，第一开口暴露出所述阳极，第二开口暴露出阴极。本发明能够降低反向泄露电流，以及提高器件耐压。
-
公开(公告)号：CN115148734B
公开(公告)日：2024-04-09
申请号：CN202210721926.4
申请日：2022-06-24
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L27/095
Abstract: 砷化镓低噪声放大器和氮化镓功率放大器单片集成电路，自下而上依次包括衬底层、缓冲层、沟道层、势垒层以及位于势垒层上的电极；其中衬底层采用硅材料，衬底层上方为缓冲层，分为左右两个部分，左边为三族氮化物复合缓冲层、右边为三族砷化物缓冲层。氮化镓缓冲层上方为氮化镓晶体管的沟道层和势垒层；三族砷化物缓冲层上方为砷化镓晶体管的沟道层和势垒层，势垒层上方为氮化镓晶体管和砷化镓晶体管的电极，衬底层背面至势垒层上设置有通孔。该集成方法可以在同一个硅衬底上实现氮化镓晶体管和砷化镓晶体管的集成，有效减少低噪声放大器和功率放大器之间的寄生效应，改善电路高频性能，并且可以减少芯片面积，降低成本，增加散热。
-
公开(公告)号：CN117220632A
公开(公告)日：2023-12-12
申请号：CN202311022079.3
申请日：2023-08-14
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明提供了一种具有埋入式电极的双层薄膜声表面波器件，涉及表面波器件技术领域。器件从下至上依次包括：衬底、压电薄膜、压电覆盖层；在压电薄膜内，从上表面自下设置有若干均匀分布的凹槽，且凹槽下表面与压电薄膜下表面不接触，在凹槽内嵌有叉指电极，叉指电极和凹槽高度相同；其中，叉指电极通过压电薄膜以及压电覆盖层的压电效应，完成信号的转换并以声表面波形式传播。该声表面波器件，能减小布拉格反射和声学散射，从而产生更剧烈的位移，SAW能被更有效的激发，能够有效提高叉指换能器的能量转换效率，增强机电耦合系数；同时更容易降低由于叉指电极表面和压电薄膜上表面暴露在空气中对器件特性产生的影响，降低损耗。
-
公开(公告)号：CN116404007A
公开(公告)日：2023-07-07
申请号：CN202310306336.X
申请日：2023-03-27
Applicant: 西安电子科技大学广州研究院
IPC: H01L27/092 , H01L21/8238 , H01L21/762 , H01L29/78 , H01L29/66
Abstract: 本发明涉及半导体器件技术领域，公开了一种基于SOI和GaN晶圆键合技术的单片异质集成反相器，包括：隔离设置的p沟道Si MOSFET和n沟道增强型GaN HEMT；其中，p沟道Si MOSFET包括衬底、缓冲层、沟道层、势垒层和p‑GaN层、SiO2层和Si有源层，设置于Si有源层上的第一源电极、第一漏电极和第一栅电极；其中，n沟道增强型GaN HEMT包括衬底、缓冲层、沟道层、势垒层和p‑GaN层，以及p‑GaN层表面的第二源电极、第二漏电极和第二栅电极；本发明可以显著提升反相器的工作频率、降低功耗、提高反相器噪声容限，可广泛应用于高频功率器件驱动电路。
-
-
-
-
-
-
-
-
-
Search Results
139
records
(took 0.039 seconds)
