公开(公告)号：CN203301452U

公开(公告)日：2013-11-20

申请号：CN201320277821.0

申请日：2013-05-21

Applicant: 福州大学

Inventor： 魏榕山 ,  陈寿昌 ,  于志敏 ,  黄凤英 ,  何明华

IPC: H03K19/0948

Abstract: 本实用新型涉及一种基于负微分电阻特性的SET/CMOS锁存器，包括一双栅单电子晶体管、一PMOS管和一NMOS管，其特征在于：所述PMOS管的源极连接电源电压Vdd，栅极作为所述锁存器的输入端，漏极作为所述锁存器的输出端并连接所述NMOS管的漏极和所述双栅单电子晶体管的一个栅极，所述NMOS管的栅极连接一基准电压Vg，源极连接所述双栅单电子晶体管的漏极，所述双栅单电子晶体管的另一个栅极连接一控制电压Vctrl，源极接地。本实用新型的锁存器与传统的CMOS锁存器相比，具有功耗低、电路结构简单、集成度高等优点；而与单电子锁存器相比，本实用新型的锁存器工作电压较高，输出电压摆幅大，并且减小了电路的传输延迟。

公开(公告)号：CN202454287U

公开(公告)日：2012-09-26

申请号：CN201220068913.3

申请日：2012-02-29

Applicant: 福州大学

Inventor： 魏榕山 ,  陈寿昌 ,  陈锦锋 ,  何明华

IPC: G11C11/417

Abstract: 本实用新型涉及一种基于负微分电阻特性的混合SET/CMOS静态存储单元，其特征在于：包括一NMOS管、具有NDR特性的混合SET/CMOS电路NDR电路以及以SET/CMOS为基础的负微分电阻电路SET-MOS电路；该NDR电路和该SET-MOS电路串联，所述的NMOS管的漏极连接至该NDR电路和该SET-MOS电路之间。该结构的重点是利用SET与CMOS组成的混合电路产生两种变化方向相反的NDR特性，并利用该特性构成两个用于存储电压值的稳态点，实现存储的功能。本实用新型采用的基于负微分电阻特性的混合SET/CMOS静态存储单元极大的降低了电路的功耗，并提高了电路的集成度。

公开(公告)号：CN202435358U

公开(公告)日：2012-09-12

申请号：CN201220001498.X

申请日：2012-01-05

Applicant: 福州大学

Inventor： 魏榕山 ,  陈锦锋 ,  陈寿昌 ,  何明华

IPC: H03K3/012 ,  H03K3/02

Abstract: 本实用新型涉及集成电路技术领域，特别是一种基于SET/MOS混合结构的D触发器，其由1个电容，2个PMOS管,2个NMOS管和1个SET构成。利用HSPICE对该电路进行了仿真验证。仿真结果表明该电路能够有效地实现D触发器的逻辑功能,整个电路的平均功耗仅为8.67nW。与基于传统的CMOS设计的D触发器相比,管子数目大大减少,功耗显著降低,电路结构得到了进一步的简化,有利于节省芯片的面积,提高电路的集成度。该结构有望广泛应用于环形振荡器、分频器、有限状态机等时序逻辑电路中。

公开(公告)号：CN202424681U

公开(公告)日：2012-09-05

申请号：CN201220001499.4

申请日：2012-01-05

Applicant: 福州大学

Inventor： 魏榕山 ,  陈锦锋 ,  陈寿昌 ,  何明华

IPC: H03K19/094

Abstract: 本实用新型涉及一种基于阈值逻辑的SET/MOS混合结构的2:1复用器，该复用器电路仅由2个阈值逻辑门和1个反相器构成，共消耗3个PMOS管，3个NMOS管和3个SET，其输入输出电压间具有较好的兼容性，输出电压具有较大的摆幅。与基于布尔逻辑的CMOS2:1复用器相比，电路功耗明显下降，管子数目得到了一定的减少，电路结构得到了进一步的简化。该复用器能够在信号传输、数据传递、数据总线控制等领域中得到应用，有利于降低电路功耗，节省芯片面积，提高电路的集成度。

公开(公告)号：CN202383253U

公开(公告)日：2012-08-15

申请号：CN201120486774.1

申请日：2011-11-30

Applicant: 福州大学

Inventor： 陈传东 ,  何明华

IPC: G01R31/3183

Abstract: 本实用新型涉及扫描链复位信号处理技术领域，特别是一种扫描链异步复位寄存器复位端口处理电路，包括异步复位且复位信号由组合逻辑电路产生的寄存器组，其特征在于：在各寄存器与相对应的组合逻辑电路之间设置有一或门，所述或门的一输入端与所述组合逻辑电路相连接，另一输入端输入一模式选择信号，所述或门的输出端与所述寄存器的复位端相连接。该处理电路不仅可减少内部导线，对后端布线有利，且无需额外增加测试复位端口，可减小芯片面积。

公开(公告)号：CN202352205U

公开(公告)日：2012-07-25

申请号：CN201120504632.3

申请日：2011-12-07

Applicant: 福州大学

Inventor： 汤云东 ,  何明华 ,  樊明辉 ,  高海云

IPC: G09B23/18

Abstract: 本实用新型涉及一种基于MCU的教学实验平台，其特征在于：所述复位电路、时钟电路、电源模块、发光管模块、数码管模块、LCD显示模块、双色点阵模块、步进电机模块、继电器模块、蜂鸣器模块、红外通信模块、A/D和D/A模块、串行EEPROM、温度传感器模块、键盘模块、串行通信模块、USB模块、PS2接口、ISP接口、时钟芯片分别与MCU芯片电路连接。本实用新型有利于提高实验者的动手创新能力，便于实验者掌握MCU系统开发的全过程。由于具有双电源供电、双烧写功能、双时钟供电、功能齐全、二次开发能力强、体积小、重量轻、可靠性高等优点，因此有着广阔的应用前景。