公开(公告)号：CN111725308B

公开(公告)日：2024-04-26

申请号：CN201910635931.1

申请日：2019-07-15

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 末代知子 ,  岩鍜治阳子

IPC: H01L29/739 ,  H01L29/06

Abstract: 一种半导体装置，具备：半导体部，包含第一导电型的第一层，具有第一面及相反侧的第二面；第一面上的第一电极；设置在第一电极与半导体部间的第一控制电极；设置在第一电极与半导体部间、与第一控制电极独立地被施加偏压的第二控制电极；设置在第二面侧的第三控制电极；设置在第二面上的第二电极。半导体部包含：选择性地设置在第一层与第一电极间的第二导电型的第二层；选择性地设置在第二层与第一电极间的第一导电型的第三层；设置在第二电极及第三控制电极与第一层间的第一导电型的第四层；设置在第四层与第二电极间的第二导电型的第五层；至少一部分设置在第五层与第二电极间的第一导电型的第六层。第三控制电极与第五层的一部分相对。

公开(公告)号：CN117747646A

公开(公告)日：2024-03-22

申请号：CN202211663929.3

申请日：2022-12-23

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 系数裕子 ,  岩鍜治阳子 ,  河村圭子 ,  末代知子 ,  布施香织 ,  罇贵子

IPC: H01L29/739 ,  H01L29/41 ,  H01L29/06

Abstract: 实施方式关于半导体装置。有关实施方式的半导体装置具有半导体部、第1至第4电极和控制电极。上述第1电极设置在上述半导体部的背面上；上述第2电极设置在与上述背面相反侧的表面上。上述第3电极设置在上述第1电极与上述第2电极之间，位于上述半导体部中，从上述半导体部电绝缘。上述控制电极从上述半导体部的上述表面侧延伸到上述半导体部中，位于上述第2电极与上述第3电极之间，从上述半导体部电绝缘。上述第4电极从上述半导体部的上述表面侧延伸到上述半导体部中，位于上述第2电极与上述第3电极之间。此外，上述第4电极位于上述半导体部与上述控制电极之间，与上述第3电极电连接。

公开(公告)号：CN117525124A

公开(公告)日：2024-02-06

申请号：CN202211023078.6

申请日：2022-08-25

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 布施香织 ,  河村圭子 ,  末代知子 ,  岩鍜治阳子 ,  罇贵子 ,  系数裕子

IPC: H01L29/739

Abstract: 半导体装置中，第一导电型的第一电极设于半导体部背面。第二导电型的第二电极设于半导体部。第二导电型的第三电极配置于第一沟槽的内部，第一绝缘膜覆盖其内表面且位于半导体部与第三电极间。第一导电型的第四电极配置于第二沟槽的内部，第二绝缘膜覆盖其内表面且位于半导体部与第四电极间。第一半导体层在第一、第二电极间延伸。第二半导体层设于第一半导体层与第二电极间且在第三、第四电极间延伸。第三半导体层在第二半导体层与第二电极间局部设于第二半导体层且第二导电型杂质的浓度比其高。在第三、第四电极间，第四半导体层位于第二半导体层，第二半导体层包含第三、第四半导体层间的部分。第二电极在上述表面与第二及第三半导体层连接。

公开(公告)号：CN116504781A

公开(公告)日：2023-07-28

申请号：CN202210873028.0

申请日：2022-07-21

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 坂野竜则 ,  下条亮平 ,  末代知子

IPC: H01L27/07

Abstract: 本发明提供一种能够抑制损耗的驱动装置以及半导体模块。根据实施方式，驱动装置包括能够驱动半导体装置的驱动电路。所述半导体装置包括第一电极、第二电极、第三电极、第四电极、半导体部件以及绝缘部件。所述驱动电路能够将第一驱动信号供给至所述第三电极，并能够将第二驱动信号供给至所述第四电极。在第一动作中，所述第一驱动信号从第一电位变化为比所述第一电位高的第二电位。在所述第一动作中，所述第二驱动信号在从第三电位变化为比所述第三电位高的第四电位后，变化为所述第三电位与所述第四电位之间的第五电位。

公开(公告)号：CN115810662A

公开(公告)日：2023-03-17

申请号：CN202111611306.7

申请日：2021-12-27

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 罇贵子 ,  末代知子 ,  岩鍜治阳子 ,  系数裕子 ,  布施香织 ,  河村圭子 ,  大麻浩平

IPC: H01L29/739 ,  H01L29/06

Abstract: 实施方式的半导体装置具备半导体部、第一电极、第二电极以及控制电极。所述半导体部设置于所述第一电极与所述第二电极之间，包含第一导电型的第一层以及第三层、以及第二导电型的第二层、第四层以及第五层。所述第一层在所述第一电极与所述第二电极之间延伸，所述第二层设置于所述第一半导体层与所述第二电极之间，所述第三半导体层设置于所述第二层与所述第二电极之间，所述第四层设置于所述第一层与所述第一电极之间。所述半导体部具有包含所述控制电极、所述第二层及所述第三层的有源区域和包围所述有源区域的终端区域。所述5层在所述终端区域中设置于所述第一半导体层中。

公开(公告)号：CN114203811A

公开(公告)日：2022-03-18

申请号：CN202110207897.5

申请日：2021-02-24

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 诹访刚史 ,  末代知子 ,  岩鍜治阳子 ,  系数裕子 ,  罇贵子

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/08 ,  H01L29/40

Abstract: 实施方式涉及半导体装置及其控制方法。半导体装置具备第一导电型的第一半导体层、设置在第一半导体层上的第二导电型的第二半导体层、选择性地设置在第二半导体层上的第一导电型的第三半导体层、选择性地设置在第二半导体层上并与第三半导体层并排的第二导电型的第四半导体层及第二导电型的第五半导体层。第一半导体层位于第二半导体层与第五半导体层之间。第四半导体层在与第二半导体层的上表面平行的平面内，第四半导体层的面积具有比第三半导体层的面积大的面积。半导体装置还具备：控制电极，设置在从第三半导体层的上表面至第一半导体层中的深度的沟道的内部；第一电极，与第三半导体层电连接；及第二电极，与第四半导体层电连接。

公开(公告)号：CN113497114A

公开(公告)日：2021-10-12

申请号：CN202010607336.X

申请日：2020-06-29

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 末代知子 ,  系数裕子 ,  河村圭子 ,  岩鍜治阳子 ,  布施香织

IPC: H01L29/06 ,  H01L29/417 ,  H01L29/868

Abstract: 实施方式提供一种能够有效地降低恢复损耗的半导体装置，其具备半导体部、设于半导体部的背面上的第一电极、以及设于半导体部的表面上第二电极。半导体部包括第一导电型的第一半导体层、第二导电型的第二半导体层、以及第二导电型的第三半导体层。第一半导体层在第一电极与第二电极之间延伸，第二半导体层设于第一半导体层与第二电极之间。第三半导体层设于第二半导体层与第二电极之间，包含浓度比第二半导体层的第二导电型杂质的浓度高的第二导电型杂质。第二电极从半导体部的表面延伸到第二半导体层中，并包含与第二半导体层相接的埋入接触部、以及与第三半导体层相接的表面接触部。

公开(公告)号：CN113497033A

公开(公告)日：2021-10-12

申请号：CN202010666280.5

申请日：2020-07-10

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 系数裕子 ,  末代知子 ,  岩鍜治阳子 ,  罇贵子

IPC: H01L27/06 ,  H01L29/06

Abstract: 实施方式提供一种能够降低恢复损耗的半导体装置及其控制方法。实施方式的半导体装置具备半导体部、设于所述半导体部的背面上的第一电极、设于所述半导体部的表面上的第二电极、以及设于所述半导体部与所述第二电极之间控制电极。所述控制电极配置在设于所述半导体部的沟槽的内部，通过第一绝缘膜与所述半导体部电绝缘。所述半导体部包括第一导电型的第一层、第二导电型的第二层、以及第二导电型的第三层。所述第一层在所述第一电极与所述第二电极之间延伸。所述第二层设于所述第一层与所述第二电极之间，并与所述第二电极连接。所述第三层设于所述第一层与所述第二电极之间，并与所述第二层及所述第一绝缘膜相接。

公开(公告)号：CN112531009A

公开(公告)日：2021-03-19

申请号：CN202010020259.8

申请日：2020-01-09

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 诹访刚史 ,  末代知子 ,  岩鍜治阳子

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/78

Abstract: 实施方式提供针对由动作时的发热引起的损坏模式具有较高的耐性的半导体装置。实施方式的半导体装置具备：半导体部，包含第1导电型的第1半导体层；设置于半导体部的表面侧的电极；第1控制电极，配置于半导体部与电极之间，与半导体部电绝缘；及第2控制电极，在半导体部与电极之间与第1控制电极并排而配置，与半导体部电绝缘。半导体部还包括：第2导电型的第2半导体层，设置于第1半导体层与电极之间；及第1导电型的第3半导体层，选择性地设置于第2半导体层与电极之间。第1控制电极及第2控制电极具有设置于与第2半导体层对置的位置、且位于第1半导体层中的端部。第2控制电极包含与第1控制电极的材料相比导热率更大的材料。

公开(公告)号：CN111725308A

公开(公告)日：2020-09-29

申请号：CN201910635931.1

申请日：2019-07-15

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 末代知子 ,  岩鍜治阳子

IPC: H01L29/739 ,  H01L29/06

Abstract: 一种半导体装置，具备：半导体部，包含第一导电型的第一层，具有第一面及相反侧的第二面；第一面上的第一电极；设置在第一电极与半导体部间的第一控制电极；设置在第一电极与半导体部间、与第一控制电极独立地被施加偏压的第二控制电极；设置在第二面侧的第三控制电极；设置在第二面上的第二电极。半导体部包含：选择性地设置在第一层与第一电极间的第二导电型的第二层；选择性地设置在第二层与第一电极间的第一导电型的第三层；设置在第二电极及第三控制电极与第一层间的第一导电型的第四层；设置在第四层与第二电极间的第二导电型的第五层；至少一部分设置在第五层与第二电极间的第一导电型的第六层。第三控制电极与第五层的一部分相对。