公开(公告)号：CN117647668A

公开(公告)日：2024-03-05

申请号：CN202311390319.5

申请日：2023-10-25

Applicant: 北京智芯微电子科技有限公司 ,  国网山西省电力公司 ,  国网山西省电力公司电力科学研究院 ,  国家电网有限公司

Inventor： 张同 ,  刘芳 ,  吴波 ,  邓永峰 ,  王凯 ,  孟庆萌 ,  常泽洲

IPC: G01R1/073 ,  G01R31/26

Abstract: 本发明提供一种探针卡及晶圆测试系统，涉及晶圆测试领域，探针卡包括：信号转发模块和依次连接的激励装置、压电晶片与探针模块；信号转发模块用于转发检测信号和反馈信号；探针模块用于通过焊垫将检测信号发送给晶圆，并通过焊垫接收晶圆发送的反馈信号；激励装置用于输出交变电压；压电晶片用于基于激励装置输出交变电压，发生周期性形变，从而产生机械振动，以带动探针模块在焊垫上表面来回振动，使得探针模块划破焊垫上表面的氧化层与焊垫形成欧姆接触。通过本发明提供的探针卡，能够在减小针尖对焊垫施加的应力的同时，保证探针和焊垫形成良好欧姆接触，以减少探针积屑或烧针，提高晶圆测试精确度和探针寿命。

公开(公告)号：CN117556777A

公开(公告)日：2024-02-13

申请号：CN202410048392.2

申请日：2024-01-12

Applicant: 北京智芯微电子科技有限公司

Inventor： 邓永峰 ,  梁英宗 ,  吴波 ,  刘芳 ,  解尧明 ,  王凯 ,  张同 ,  李君建 ,  连亚军 ,  吴祖谋 ,  章明瑞 ,  董子斌

IPC: G06F30/392 ,  G06T17/00 ,  G06F30/3308

Abstract: 本申请公开了一种芯片的三维建模方法、装置、电子设备及存储介质，属于半导体技术领域。该方法包括：获取芯片的平面版图，并获取芯片流片的层级信息和光罩信息；基于层级信息和光罩信息，确定平面版图中芯片各层对应的层级几何参数；基于层级信息和光罩信息，进行逻辑运算，得到芯片的轻掺杂漏结构的层级几何参数；基于平面版图、芯片各层对应的层级几何参数以及轻掺杂漏结构的层级几何参数，进行三维建模，得到芯片的三维结构模型，三维结构模型包括轻掺杂漏结构对应的模块。该方法可以构建出包括LDD区域的三维结构模型，完整、准确地展示芯片的几何结构，保证模型中器件电学性能及可靠性的准确性，有助于提升芯片仿真精度。

公开(公告)号：CN117317023A

公开(公告)日：2023-12-29

申请号：CN202311570050.9

申请日：2023-11-23

Applicant: 北京智芯微电子科技有限公司

Inventor： 赵东艳 ,  郁文 ,  陈燕宁 ,  刘芳 ,  吴波 ,  邓永峰 ,  付振 ,  王凯 ,  赵扬 ,  曹永万 ,  陆姗姗

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L21/336 ,  H01L27/02

Abstract: 本申请公开了一种抗辐射半导体器件、工艺、电路、芯片及电子设备，属于半导体技术领域。抗辐射半导体器件包括：衬底；底栅层，形成于衬底上；底栅介质层，形成于衬底和底栅层上；外延层，形成于底栅介质层上，外延层包括沿横向依次排布的源区、体区、漂移区和漏区，体区位于底栅层上方；隔离层，形成于外延层上。抗辐射半导体器件中的栅结构包括底栅层，在器件开态时，导电沟道形成于器件内部，远离器件表面，从而不易受外界辐射干扰，器件更稳定。

公开(公告)号：CN116825824A

公开(公告)日：2023-09-29

申请号：CN202311096893.X

申请日：2023-08-29

Applicant: 北京智芯微电子科技有限公司 ,  国网山西省电力公司 ,  国网山西省电力公司电力科学研究院 ,  国家电网有限公司

Inventor： 张同 ,  刘芳 ,  吴波 ,  邓永峰 ,  王凯 ,  孟庆萌 ,  常泽洲

IPC: H01L29/267 ,  H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明涉及半导体领域，提供一种碳化硅与硅异质结的LDMOS器件及制造方法。所述LDMOS器件包括：硅衬底、第一导电类型阱区、第二导电类型体区、第一导电类型漂移区、源区、漏区以及栅极结构，还包括：第二导电类型埋层；第二导电类型埋层和第二导电类型体区的材料均为硅，第一导电类型漂移区和漏区的材料均为碳化硅；第一导电类型漂移区与第二导电类型埋层纵向相接，以在导电状态时在纵向相接的界面区域形成碳化硅与硅的异质结；第一导电类型漂移区与第二导电类型体区横向相接，以在导电状态时在横向相接的界面区域形成碳化硅与硅的异质结。本发明利用纵向和横向的双异质结，提高器件的击穿电压，提升载流子迁移率，降低导通电阻。

公开(公告)号：CN115528117B

公开(公告)日：2023-06-27

申请号：CN202211436896.9

申请日：2022-11-16

Applicant: 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

Inventor： 陈燕宁 ,  余山 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  郁文 ,  邵亚利 ,  沈美根 ,  张东

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：SOI衬底，SOI衬底的上层硅为凸字型结构，包括第一凸台和第二凸台；第一凸台被划分为体区和漂移区；氧化场板形成于漂移区上；源区第一导电类型掺杂区形成于靠近体区的第二凸台上；源区第二导电类型掺杂区形成于源区第一导电类型掺杂区上；源极形成于源区第二导电类型掺杂区上；漏区第一导电类型掺杂区形成于靠近漂移区的第二凸台上；漏区第二导电类型掺杂区形成于漏区第一导电类型掺杂区上；漏极形成于漏区第二导电类型掺杂区上。通过本发明提供的晶体管，能够改善自热效应，避免载流子迁移率下降，提高击穿电压、器件的性能和可靠性。

公开(公告)号：CN113903857B

公开(公告)日：2023-03-24

申请号：CN202111475179.2

申请日：2021-12-06

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  国网信息通信产业集团有限公司

Inventor： 赵东艳 ,  王于波 ,  王凯 ,  陈燕宁 ,  付振 ,  刘芳 ,  余山 ,  邓永峰 ,  吴波

IPC: H10N97/00 ,  H01L23/64 ,  H01L21/02

Abstract: 本发明实施例提供一种电容器、芯片及电容器的制备方法，该电容器包括：第一电极、层叠电介质及第二电极，所述层叠电介质位于所述第一电极和所述第二电极之间；所述层叠电介质包括两层以上电介质膜，相邻两层电介质膜的折射率不同，相邻两层电介质膜相接触的表面是非平坦的并且彼此配合。该电容器提高了各个电介质膜的表面平整度、降低了缺陷数量，而且提高了不同折射率电介质膜的耦合性，提升了层叠电介质的击穿电压和经时击穿性能，从而大幅度提高了电容器的电性能。

公开(公告)号：CN115642182B

公开(公告)日：2023-02-28

申请号：CN202211461416.4

申请日：2022-11-16

Applicant: 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

Inventor： 陈燕宁 ,  余山 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  郁文 ,  邵亚利 ,  沈美根 ,  张东

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L29/40 ,  H01L21/336

Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：硅衬底；阱区；第一氧化隔离层和第二氧化隔离层，形成于阱区的两侧；第一漏极重掺杂区和第二漏极重掺杂区均为具有至少一个坡面的凸台状梯形体结构，第一漏极重掺杂区形成于部分第一氧化隔离层上，第二漏极重掺杂区形成于部分第二氧化隔离层上；第一漏极重掺杂区与第一漏极金属电极构成第一漏极，第二漏极重掺杂区与第二漏极金属电极构成第二漏极；体区、漂移区、第一场板、栅极、源极，形成于阱区。通过本发明提供的晶体管，能够改善自热效应，避免载流子迁移率下降，降低热载流子效应，提高击穿电压，提高器件的性能和可靠性。

公开(公告)号：CN115274858B

公开(公告)日：2023-01-17

申请号：CN202211205608.9

申请日：2022-09-30

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 余山 ,  赵东艳 ,  陈燕宁 ,  付振 ,  刘芳 ,  王帅鹏 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文 ,  张同

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L21/336

Abstract: 本发明提供一种LDMOS器件、LDMOS器件制造方法及芯片，属于芯片领域。该LDMOS器件包括：半导体衬底以及形成在半导体衬底上的源极结构、栅极结构和漏极结构；半导体衬底内形成有漂移区和体区，栅极结构形成在源极结构和漏极结构之间；源极结构包括源极掺杂区和源极金属，源极掺杂区形成在体区内且距离半导体衬底上表面第一预设距离，源极金属与源极掺杂区相连；漏极结构包括漏极掺杂区和漏极金属，漏极掺杂区形成在漂移区内且距离半导体衬底上表面第一预设距离，漏极金属与漏极掺杂区相连；源极掺杂区与漏极掺杂区上方还形成有low‑K介质层，low‑K介质层环绕在源极金属和漏极金属的四周。

公开(公告)号：CN115547794A

公开(公告)日：2022-12-30

申请号：CN202211123558.X

申请日：2022-09-15

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 赵东艳 ,  张同 ,  陈燕宁 ,  邵瑾 ,  付振 ,  刘芳 ,  吴波 ,  邓永峰 ,  王凯 ,  余山 ,  郁文 ,  刘倩倩 ,  刘春颖

IPC: H01J37/16 ,  H01J37/30 ,  H01J37/317

Abstract: 本发明实施例提供一种离子注入机及离子注入机内衬的制作方法，属于半导体制造及离子注入领域。所述离子注入机至少包括：离子源和腔体，所述离子源与所述腔体相接；所述离子源用于发射离子束；所述腔体用于传输所述离子束；所述腔体的内壁上设有内衬；所述内衬设有凸型结构。所述离子注入机分散了离子束对防护内衬工作表面的冲击作用，延长了防护内衬的使用寿命，降低离子注入的制造成本。

公开(公告)号：CN115274859A

公开(公告)日：2022-11-01

申请号：CN202211205804.6

申请日：2022-09-30

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 余山 ,  赵东艳 ,  陈燕宁 ,  付振 ,  刘芳 ,  王帅鹏 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文 ,  张同

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/40 ,  H01L21/336

Abstract: 本发明涉及半导体领域，提供一种LDMOS晶体管及其制造方法。所述LDMOS晶体管包括衬底、P型体区、N型漂移区、N型高压阱区、位于P型体区的源极、位于N型漂移区的漏极、栅极以及浅槽隔离区，所述N型漂移区设置有P型掺杂区，所述P型掺杂区包覆浅槽隔离区的下缘边角且与漏极相接，所述P型掺杂区与N型漂移区形成PN结，以分担漏极与N型漂移区之间的电场；所述浅槽隔离区的上表面设置有多晶硅场板结构；所述多晶硅场板结构、所述浅槽隔离区与所述P型掺杂区构成RESURF结构，以降低P型掺杂区与N型漂移区之间的电场。本发明可以降低漏端在沟道方向的电场强度，提高器件的导通击穿电压，同时降低热载流子效应。