公开(公告)号：CN101336484A

公开(公告)日：2008-12-31

申请号：CN200680051916.3

申请日：2006-10-26

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  松川真治

IPC: H01L29/78 ,  H01L21/20 ,  H01L21/336

CPC classification number: C23C16/325 ,  H01L21/02378 ,  H01L21/0243 ,  H01L21/02433 ,  H01L21/02529 ,  H01L21/02634 ,  H01L21/046 ,  H01L29/045 ,  H01L29/1037 ,  H01L29/66068 ,  H01L29/78

Abstract: MOSFET(30)设置有SiC膜(11)。SiC膜(11)在其表面上具有刻面，该刻面的一个周期的长度是100nm或以上，并且该刻面被用作沟道(16)。此外，MOSFET(30)的制造方法包括：形成SiC膜(11)的步骤；在SiC膜(11)的表面上提供Si的状态下热处理SiC膜(11)的热处理步骤；以及将通过热处理步骤在SiC膜(11)的表面上获得的刻面形成为沟道(16)的步骤。由此，能够充分地提高性能。

公开(公告)号：CN101052754A

公开(公告)日：2007-10-10

申请号：CN200680001088.2

申请日：2006-03-02

Applicant: 住友电气工业株式会社

Inventor： 增田健良

IPC: C30B29/36 ,  C23C14/14 ,  C23C16/24 ,  C30B33/02 ,  C30B33/10

CPC classification number: C23C16/24 ,  C23C14/185 ,  C30B29/36 ,  C30B33/02

Abstract: 一种碳化硅衬底(1)的表面重建方法，该方法包括：在碳化硅衬底(1)表面形成硅膜(2)的硅膜形成步骤和在没有在硅膜(2)表面上提供多晶碳化硅衬底的情况下，热处理碳化硅衬底(1)和硅膜(2)的热处理步骤。此处，在热处理步骤后，可以包括去除硅膜(2)的硅膜去除步骤。另外，可以包括：在热处理步骤后氧化硅膜(2)以产生氧化硅膜的氧化硅膜形成步骤，以及去除氧化硅膜的氧化硅膜去除步骤。

公开(公告)号：CN118872069A

公开(公告)日：2024-10-29

申请号：CN202280094397.8

申请日：2022-12-19

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  斋藤雄

IPC: H01L29/78 ,  H01L29/12 ,  H01L29/861 ,  H01L29/868

Abstract: 一种半导体芯片（1），具备沿第一方向（Y）排列配置的多个晶体管单元（100），所述晶体管单元沿与所述第一方向正交的第二方向（X）延伸，并具有第一导电型的第一半导体区域（17），所述第一半导体区域配置成使得在该第一半导体区域与相邻的所述晶体管单元的所述第一半导体区域之间产生的互感为负值。

公开(公告)号：CN117693823A

公开(公告)日：2024-03-12

申请号：CN202280051428.1

申请日：2022-07-13

Applicant: 住友电气工业株式会社

Inventor： 内田光亮 ,  增田健良 ,  斋藤雄

IPC: H01L29/78 ,  H01L29/12 ,  H01L29/06

Abstract: 碳化硅半导体器件(201)具有碳化硅衬底(10)、以及第一主面(1)的上方的栅极焊盘(61)及源极焊盘(62)，在俯视观察时，所述碳化硅衬底具有：第一区域(101)，包括多个单位单元；第二区域(102)，与所述栅极焊盘重叠；以及第三区域(103)，与所述第二区域相连，所述多个单位单元分别具有：接触区(34)，设置于所述第一主面，与体区(32)电连接，具有第二导电型；以及栅极绝缘膜(43)，设置于漂移区(31)、所述体区及源极区(33)与栅电极(51)之间，所述第二区域具有所述第二导电型的第一半导体区域(121)，所述第三区域具有所述第二导电型的第二半导体区域(122)，所述第一半导体区域及所述第二半导体区域在所述第一主面中彼此相连，所述源极区、所述接触区及所述第二半导体区域与所述源极焊盘电连接。

公开(公告)号：CN114600250A

公开(公告)日：2022-06-07

申请号：CN202080074984.1

申请日：2020-10-09

Applicant: 住友电气工业株式会社

Inventor： 畑山智亮 ,  增田健良 ,  原田信介

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 碳化硅半导体装置具有碳化硅基板、第一电极及第二电极。碳化硅基板具有第一主面、第二主面、第一杂质区域、第二杂质区域及第三杂质区域。第一电极在第一主面处与第二杂质区域及第三杂质区域的各自相接。第二电极在第二主面处与第一杂质区域相接。第二杂质区域包含第一区域和处于第一区域与第二主面之间且与第一区域相接的第二区域。第一区域的杂质浓度为6×1016cm‑3以上。

公开(公告)号：CN107068732B

公开(公告)日：2020-09-18

申请号：CN201611177191.4

申请日：2013-09-04

Applicant: 住友电气工业株式会社

Inventor： 山田俊介 ,  日吉透 ,  增田健良 ,  和田圭司

IPC: H01L29/06 ,  H01L29/12 ,  H01L29/78

Abstract: 一种碳化硅半导体器件(1)，包括元件区(IR)以及保护环区(5)。半导体元件(7)设置在元件区(IR)中。保护环区(5)在平面图中围绕元件区(IR)并且具有第一导电类型。半导体元件(7)包括具有与第一导电类型不同的第二导电类型的漂移区(12)。保护环区(5)包括线性区(B)以及接续连接至线性区(B)的曲率区(A)。通过将曲率区(A)的内周部(2c)的曲率半径(R)除以所述漂移区(12)的厚度(Tl)获得的值为不小于5且不大于10，所述保护环区中的杂质浓度为不小于8×1012cm‑2且不大于1.4×1013cm‑2。因此，可提供能在提高击穿电压的同时抑制导通态电流降低的碳化硅半导体器件(1)。

公开(公告)号：CN105453219B

公开(公告)日：2018-03-20

申请号：CN201480043414.0

申请日：2014-06-25

Applicant: 住友电气工业株式会社

Inventor： 堀井拓 ,  增田健良

IPC: H01L21/20 ,  H01L21/205 ,  H01L21/265 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L21/02694 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/0262 ,  H01L21/02664 ,  H01L21/046 ,  H01L21/047 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7811

Abstract: 一种碳化硅半导体衬底(10)，包括：具有外径不小于100mm的主表面并且由单晶碳化硅制成的基础衬底(1)；形成在主表面(1A)上的外延层(2)；以及形成在基础衬底(1)的与主表面(1A)相反的背侧表面(1B)上的变形抑制层(8)。以此方式，通过变形抑制层(8)最小化衬底的变形(例如在高温处理过程中的翘曲)。这可降低在利用碳化硅半导体衬底(10)执行制造碳化硅半导体器件的方法的制造工艺过程中在碳化硅半导体衬底(10)中发生诸如裂缝的缺陷的风险。

公开(公告)号：CN105453220B

公开(公告)日：2017-11-17

申请号：CN201480043442.2

申请日：2014-06-13

Applicant: 住友电气工业株式会社

Inventor： 堀井拓 ,  久保田良辅 ,  增田健良

IPC: H01L21/20 ,  H01L21/205 ,  H01L21/265 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/1608 ,  H01L21/02002 ,  H01L21/02236 ,  H01L21/02255 ,  H01L21/02378 ,  H01L21/02428 ,  H01L21/02529 ,  H01L21/0262 ,  H01L21/046 ,  H01L21/047 ,  H01L21/0475 ,  H01L21/30625 ,  H01L21/3065 ,  H01L21/31111 ,  H01L29/0619 ,  H01L29/66068 ,  H01L29/7811

Abstract: 一种碳化硅半导体衬底，包括：具有外径不小于100mm的主表面且由单晶碳化硅制成的基础衬底(1)；以及形成在主表面(1A)上的外延层(2)。碳化硅半导体衬底(10)当衬底温度为室温时具有不小于‑100μm且不大于100μm的翘曲量，并且在衬底温度为400℃时具有不小于‑1.5mm且不大于1.5mm的翘曲量。

公开(公告)号：CN104185901B

公开(公告)日：2017-09-26

申请号：CN201380014966.4

申请日：2013-04-05

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司 ,  日吉透

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L27/088 ,  H01L21/049 ,  H01L21/3065 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7813

Abstract: 半导体器件(1)包括衬底(10)、栅极绝缘膜(20)以及栅电极(30)。衬底(10)是由化合物半导体制成并且具有多个第一凹部(17)，所述多个第一凹部中的每一个在其一个主表面(10A)处开口并且具有第一侧壁表面(17A)。栅极绝缘膜(20)被设置为接触第一侧壁表面(17A)的顶部。栅电极(30)被设置为接触栅极绝缘膜(20)的顶部。衬底(10)包括：第一导电类型的源极区(15)，当在沿着厚度方向的横截面中看时，该源极区(15)被设置为将第一凹部(17)夹在中间并且彼此面对；和第二导电类型的体区(14)，该体区(14)具被设置为将第一凹部(17)夹在中间的情况并且彼此面对。在介于被第一凹部(17)和与第一凹部(17)相邻的另一第一凹部(17)夹在中间的区域中，彼此面对的源极区(15)的部分被彼此连接。因此，能够提供允许单元的尺寸减小的半导体器件(1)。

公开(公告)号：CN104885226A

公开(公告)日：2015-09-02

申请号：CN201380067281.6

申请日：2013-12-04

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良 ,  日吉透

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

CPC classification number: H01L29/7811 ,  H01L29/045 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7397 ,  H01L29/7813

Abstract: 提供一种碳化硅半导体器件，其中，碳化硅膜(90)包括第一范围(RA)，第一范围(RA)具有第一击穿电压保持层(81A)、电荷补偿区(71A)、第一结终端区(72A)和第一保护环区(73A)。碳化硅膜(90)包括第二范围(RB)，第二范围(RB)具有第二击穿电压保持层(81B)、沟道形成区(82)和源区(83)。第一击穿电压保持层(81A)和第二击穿电压保持层(81B)构成在元件部(CL)中具有厚度(T)的击穿电压保持区(81)。当施加电压以在截止状态期间在击穿电压保持区(81)中达到0.4MV/cm或更大的最大电场强度时，元件部(CL)内的第二范围(RB)中的最大电场强度被配置为小于第一范围(RA)中的最大电场强度的2/3。