用于经合并间接飞行时间传感器的读出架构

    公开(公告)号:CN116095522B

    公开(公告)日:2024-09-13

    申请号:CN202211150604.5

    申请日:2022-09-21

    Inventor: A·苏思 杨征

    Abstract: 本公开涉及用于经合并间接飞行时间传感器的读出架构。一种飞行时间像素阵列包含光电二极管,其响应于入射反射调制光而产生电荷。第一转移晶体管响应于第一调制信号转移来自所述光电二极管的所述电荷的第一部分,且第二转移晶体管响应于第二调制信号转移来自所述光电二极管的所述电荷的第二部分,所述第二调制信号是反相的第一调制信号。第一浮动扩散部耦合到所述第一转移晶体管。合并晶体管耦合于所述第一浮动扩散部中的一者与所述第一浮动扩散部中的另一者之间。第一存储器节点通过第一取样与保持晶体管耦合到所述第一浮动扩散部中的一者,且第二存储器节点通过第二取样与保持晶体管耦合到所述第一浮动扩散部中的另一者。

    具有比较器的列放大器复位电路

    公开(公告)号:CN112243099B

    公开(公告)日:2023-09-12

    申请号:CN202010693785.0

    申请日:2020-07-17

    Abstract: 本申请涉及具有比较器的列放大器复位电路。一种用于在图像传感器中使用的具有比较器的列放大器包含放大器,所述放大器被耦接以从所述图像传感器的像素单元接收表示图像电荷的输入信号。放大器自动调零开关耦接在所述放大器的输入与所述放大器的输出之间。反馈电容器耦接到所述放大器的输入。放大器输出开关耦接在所述放大器的所述输出与所述反馈电容器之间。比较器包含耦接到所述放大器输出开关的第一输入。比较器自动调零开关耦接在所述比较器的所述第一输入与所述比较器的输出之间。

    支持合并模式相位检测自动聚焦光电二极管的位线控制

    公开(公告)号:CN115440752A

    公开(公告)日:2022-12-06

    申请号:CN202210070382.X

    申请日:2022-01-21

    Inventor: 王睿 杨征

    Abstract: 本公开涉及支持合并模式相位检测自动聚焦光电二极管的位线控制。一种成像装置包含像素电路,所述像素电路包含图像感测光电二极管或相位检测自动聚焦PDAF光电二极管。所述PDAF光电二极管被包含在像素阵列的第一行群组中包含的第一PDAF像素电路及第二行群组中包含的第二PDAF像素电路中。位线对耦合到所述像素阵列的相应列。每一位线对包含耦合到所述像素阵列的相应列的所述第一行群组的第一位线及耦合到所述相应列的所述第二行群组的第二位线。多路复用器经配置以选择每一位线对的相应第一或第二位线中的一者。PDAF多路复用器通过相应位线对耦合到PDAF选择信号及所述第二PDAF电路。剩余多路复用器耦合到选择信号且耦合到剩余位线对。

    混合键合的图像传感器的反馈电容器和读取方法

    公开(公告)号:CN108377349A

    公开(公告)日:2018-08-07

    申请号:CN201810064251.4

    申请日:2018-01-23

    Abstract: 混合键合的图像传感器具有光电二极管裸片,光电二极管裸片具有多个宏单元;每个宏单元具有至少一个光电二极管和耦接区域。耦接区域耦接至其馈入放大器的输入和反馈电容器的支撑电路裸片的宏单元单位的耦接区域。反馈电容器还耦接至放大器的输出,且放大器在输入和输出之间进行反相。方法包括:复位光电二极管裸片的光电二极管;将来自光电二极管的信号通过键合点耦接至支撑电路以耦接至反馈电容器和放大器的输入,反馈电容器还耦接至放大器的反相输出;以及使用放大器放大信号,其中反馈电容器的电容确定放大器的增益。

    具有改进的负泵电压稳定的图像传感器及其电路系统

    公开(公告)号:CN118554750A

    公开(公告)日:2024-08-27

    申请号:CN202410200153.4

    申请日:2024-02-23

    Inventor: 田贞富 杨东 杨征

    Abstract: 本申请涉及具有改进的负泵电压稳定的图像传感器及其电路系统。本文中公开具有改进的负泵电压稳定的图像传感器及其电路系统。在一个实施例中,一种电力供应稳定电路包含负电荷泵及参考电压产生器。所述负电荷泵的输出经由第一开关选择性地耦合到所述负泵稳定电路的第一节点,且所述参考电压产生器的输出经由第二开关选择性地耦合到所述负泵稳定电路的第二节点。所述第一节点进一步经由第三开关选择性地耦合到接地,且所述第二节点进一步经由第四开关选择性地耦合到接地。所述第一节点可另外耦合到第一垫,且所述第二节点可另外耦合到第二垫。所述垫可各自耦合到电容器,例如芯片外电容器。

    差分分级式模数转换器以及其操作方法与图像感测系统

    公开(公告)号:CN116232332B

    公开(公告)日:2023-12-15

    申请号:CN202211481243.2

    申请日:2022-11-24

    Abstract: 一种差分分级式模数转换器(ADC)通过模数转换器比较器将从取样和保持电路接收到的差分模拟图像信号转换成数字信号。差分分级式模数转换器的比较器由经耦合以提供两个M个上输出位(UOB)的逐次逼近寄存器(SAR)模数转换器和经耦合以提供N个下输出位(LOB)的斜坡模数转换器共享。差分分级式逐次逼近寄存器模数转换器的数模转换器(DAC)包括连接到比较器的2M个缓冲位电容器指。各缓冲位电容器指包括位电容器、位缓冲器以及受上输出位控制的位开关。数模转换器均初始化为预设值,且基于上输出位的最低有效位的值而最终确定。后续斜坡模数转换器操作将确保其第一斜坡信号在单调方向上斜变且其第二斜坡信号在相反方向上斜变。

    用于间接飞行时间传感器中的运动模糊减少的读出架构

    公开(公告)号:CN116047475A

    公开(公告)日:2023-05-02

    申请号:CN202210925363.0

    申请日:2022-08-03

    Inventor: A·苏思 杨征

    Abstract: 本公开涉及用于间接飞行时间传感器中的运动模糊减少的读出架构。一种飞行时间像素电路包含光电二极管,其经配置以响应于从物体反射的调制光产生电荷。第一及第二转移晶体管耦合到所述光电二极管。所述第一转移晶体管响应于第一调制信号转移来自所述光电二极管的电荷的第一部分,且所述第二转移晶体管响应于第二调制信号转移来自所述光电二极管的电荷的第二部分。所述第二调制信号是反相第一调制信号。第一浮动扩散部耦合到所述第一转移晶体管以响应于第一调制信号接收电荷的所述第一部分。第一多个取样与保持晶体管中的每一者耦合于第一多个存储器节点中的相应者与所述第一转移晶体管之间。

    用于间接飞行时间感测的读出架构

    公开(公告)号:CN116047474A

    公开(公告)日:2023-05-02

    申请号:CN202210925632.3

    申请日:2022-08-03

    Inventor: A·苏思 杨征

    Abstract: 本申请案涉及用于间接飞行时间感测的读出架构。一种飞行时间传感器包含像素电路的像素阵列。所述像素电路的第一子集由来自物体的部分的反射调制光照明。所述像素电路的第二子集不被所述反射调制光照明。每一像素电路包含浮动扩散部,所述浮动扩散部存储响应于所述反射调制光在光电二极管中光生的电荷的部分。转移晶体管响应于通过相位调制信号进行的调制将电荷的所述部分从所述光电二极管转移到所述浮动扩散部。调制驱动器块产生所述相位调制信号且耦合到向所述物体的所述部分发射所述调制光的光源。所述调制驱动器块使跨所述物体扫描由所述光源发射的所述调制光与跨所述像素阵列扫描所述像素电路的所述第一子集同步。

    用于间接飞行时间传感器中的暗电流减少的读出架构

    公开(公告)号:CN115701135A

    公开(公告)日:2023-02-07

    申请号:CN202210596729.4

    申请日:2022-05-30

    Inventor: A·苏思 杨征

    Abstract: 本申请案涉及用于间接飞行时间传感器中的暗电流减少的读出架构。一种像素电路包含光电二极管,所述光电二极管经配置以响应于入射于所述光电二极管上的反射调制光光生电荷。第一浮动扩散部经配置以存储所述光电二极管中光生的电荷的第一部分。第一转移晶体管经配置以响应于第一相位信号将电荷的所述第一部分从所述光电二极管转移到所述第一浮动扩散部。第一存储节点经配置以存储来自所述第一浮动扩散部的电荷的所述第一部分。第一解耦电路具有响应于第一输入的第一输出。所述第一输入耦合到所述第一浮动扩散部,且所述第一输出耦合到第一存储节点。所述第一输出处的电压摆动大于所述第一输入处的电压摆动。

    具有低功率合并读出模式的彩色-红外传感器

    公开(公告)号:CN115696071A

    公开(公告)日:2023-02-03

    申请号:CN202210553708.4

    申请日:2022-05-19

    Inventor: 杨征

    Abstract: 本公开涉及一种具有低功率合并读出模式的彩色‑红外传感器。一种成像装置包含像素阵列,所述像素阵列包含4x4像素电路分组。所述4x4像素电路分组包含所述像素阵列的四个行及四个列。多个位线包含第一位线、第二位线、第三位线及第四位线。所述第一、第二、第三及第四位线中的每一者耦合到所述4x4像素电路分组中的相应四个像素电路。所述第一、第二、第三及第四位线中的每一者耦合到所述4x4像素电路分组的所有所述四个行及所有所述四个列。

Patent Agency Ranking