一种集成电路版图的设计良率确定方法及装置

    公开(公告)号:CN115859896A

    公开(公告)日:2023-03-28

    申请号:CN202211436103.3

    申请日:2022-11-16

    Abstract: 本申请提供一种集成电路版图的设计良率确定方法及装置。该方法包括:对集成电路版图每个关键层进行光学邻近效应修正,采用各个光刻仿真模型对修正数据进行光刻仿真并确定光刻热点位置,获取各个仿真轮廓上光刻热点位置对应的关键尺寸,对所有关键尺寸进行韦伯分布拟合,从累积概率分布函数上获取最小预设关键尺寸的失效概率,再结合所有光刻热点位置对应的失效概率确定修正数据的设计良率,根据各个修正数据的设计良率,确定集成电路版图的设计良率。整个方法通过光刻模型分析光刻工艺波动引起的设计良率变化,通过光刻热点统计信息,分析集成电路器件的失效概率,从而可以提前发现设计问题,进而提高晶圆生产中的制造良率,提升制程稳定性。

    一种数字电路关键路径时序分析方法和装置

    公开(公告)号:CN115809623A

    公开(公告)日:2023-03-17

    申请号:CN202211486597.6

    申请日:2022-11-25

    Abstract: 本申请涉及数字电路故障分析技术领域,具体而言,涉及一种数字电路关键路径时序分析方法和装置,可以解决传统算法存在的仅能处理少量独立随机变量的低维变化空间、以及只关注单元级故障时间而忽略单元级之间的相关性的问题。所述方法,包括:获取数字电路系统中单元的单元数量和系统级故障率的阶数D;估计与单元级数目相同数目的单元故障率和同时故障率;基于同时故障率计算D阶、D‑1阶局部失效率;基于D阶、D‑1阶局部失效率计算D+1阶局部失效率上限值,D+1阶局部失效率上限值和D阶的局部失效率用于计算D阶系统故障率第二估值;从D阶系统故障率第一估值和D阶系统故障率第二估值组成的区间中选取渐进概率近似值。

    一种热点检测方法及装置
    4.
    发明公开

    公开(公告)号:CN116430679A

    公开(公告)日:2023-07-14

    申请号:CN202310300726.6

    申请日:2023-03-24

    Abstract: 本申请涉及热点识别领域,具体而言,涉及一种热点检测方法及装置,一定程度上可以解决通过光刻仿真方式进行热点检测时准确性差的问题。所述的热点检测方法包括:存储多张包括电路版图的第一图像至图像库中,所述电路版图包含热点;确定所述图像库中与待测图像匹配的匹配图像,所述第一图像包括所述匹配图像,所述待测图像包括需要进行热点检测的晶圆;获取所述匹配图像的特征向量;将所述特征向量输入至预设的检测模型中,基于所述检测模型的输出,确定所述晶圆中热点的类型及位置。

    一种检测光刻热点位置的方法及装置

    公开(公告)号:CN116382039A

    公开(公告)日:2023-07-04

    申请号:CN202310238390.5

    申请日:2023-03-13

    Abstract: 本申请提供了一种检测光刻热点位置的方法及装置,该方法包括获取修正后的版图文件,并将所述的修正后的版图文件划分为多个版图切片,对每个版图切片图形做光学邻近效应修正,并进行光刻仿真,得到对应版图切片图形的光学成像轮廓;对描述光学成像轮廓轮廓曲线的离散点做减点处理,进而描述该轮廓曲线;使用多边形偏置的方法对该轮廓曲线进行边偏置处理,进而获得偏置后的多边形图形文件;检测偏置多边形的位置关系,分析修正版图文件发生光刻热点的位置,进而提高模型预测的精度。

    一种抗单粒子栅穿的SiC MOSFET及制备方法

    公开(公告)号:CN118763110A

    公开(公告)日:2024-10-11

    申请号:CN202410738115.4

    申请日:2024-06-07

    Abstract: 本发明提供一种抗单粒子栅穿的SiC MOSFET及制备方法,从下到上依次包括:漏极金属化层、N+衬底层、N‑漂移区、电流扩展区、P‑well区、第二N+源区、第二P‑base区、第一P‑base区、第一N+源区、栅氧、多晶硅栅、隔离氧、源极金属化层;所述第一N+源区、第二N+源区、P‑well区与源极金属化层接触;所述第二N+源区将沟槽栅氧的底部、两个拐角、一个侧壁包围;所述第二N+源区被P‑well区、第二P‑base区屏蔽,与电流扩展区、N‑漂移区隔离。本发明有效抑制了高能带电粒子辐射导致的栅氧强电场,极大提高了沟槽型SiC MOSFET的抗单粒子栅穿能力。

Patent Agency Ranking