-
公开(公告)号:CN115114885B
公开(公告)日:2022-12-02
申请号:CN202211036609.5
申请日:2022-08-29
Applicant: 苏州珂晶达电子有限公司 , 北京微电子技术研究所
IPC: G06F30/398 , G06F30/394 , G06F30/392
Abstract: 本申请涉及集成电路版图技术领域,具体而言,涉及一种自顶向下的版图层次结构处理方法、装置及存储介质,一定程度上可以解决集成电路版图的处理过程计算量大的问题。本申请实施例通过从初始集成电路版图中获得各初始单元的包围盒;可基于各包围盒的面积,实现从初始单元中筛选出目标单元实现;进一步从目标单元的各第一实例中筛选出有效实例,并满足有效实例位于目标单元的上层单元中,可基于有效实例的可复用区域,其中,可复用区域是有效实例中与上层单元中的第二实例的非重叠区域,实现确定目标集成电路版图。
-
公开(公告)号:CN115859896A
公开(公告)日:2023-03-28
申请号:CN202211436103.3
申请日:2022-11-16
Applicant: 苏州珂晶达电子有限公司 , 北京微电子技术研究所
IPC: G06F30/392
Abstract: 本申请提供一种集成电路版图的设计良率确定方法及装置。该方法包括:对集成电路版图每个关键层进行光学邻近效应修正,采用各个光刻仿真模型对修正数据进行光刻仿真并确定光刻热点位置,获取各个仿真轮廓上光刻热点位置对应的关键尺寸,对所有关键尺寸进行韦伯分布拟合,从累积概率分布函数上获取最小预设关键尺寸的失效概率,再结合所有光刻热点位置对应的失效概率确定修正数据的设计良率,根据各个修正数据的设计良率,确定集成电路版图的设计良率。整个方法通过光刻模型分析光刻工艺波动引起的设计良率变化,通过光刻热点统计信息,分析集成电路器件的失效概率,从而可以提前发现设计问题,进而提高晶圆生产中的制造良率,提升制程稳定性。
-
公开(公告)号:CN115809623A
公开(公告)日:2023-03-17
申请号:CN202211486597.6
申请日:2022-11-25
Applicant: 苏州珂晶达电子有限公司 , 北京微电子技术研究所
IPC: G06F30/3312 , G06F18/20
Abstract: 本申请涉及数字电路故障分析技术领域,具体而言,涉及一种数字电路关键路径时序分析方法和装置,可以解决传统算法存在的仅能处理少量独立随机变量的低维变化空间、以及只关注单元级故障时间而忽略单元级之间的相关性的问题。所述方法,包括:获取数字电路系统中单元的单元数量和系统级故障率的阶数D;估计与单元级数目相同数目的单元故障率和同时故障率;基于同时故障率计算D阶、D‑1阶局部失效率;基于D阶、D‑1阶局部失效率计算D+1阶局部失效率上限值,D+1阶局部失效率上限值和D阶的局部失效率用于计算D阶系统故障率第二估值;从D阶系统故障率第一估值和D阶系统故障率第二估值组成的区间中选取渐进概率近似值。
-
公开(公告)号:CN116430679A
公开(公告)日:2023-07-14
申请号:CN202310300726.6
申请日:2023-03-24
Applicant: 苏州珂晶达电子有限公司 , 北京微电子技术研究所
IPC: G03F7/20
Abstract: 本申请涉及热点识别领域,具体而言,涉及一种热点检测方法及装置,一定程度上可以解决通过光刻仿真方式进行热点检测时准确性差的问题。所述的热点检测方法包括:存储多张包括电路版图的第一图像至图像库中,所述电路版图包含热点;确定所述图像库中与待测图像匹配的匹配图像,所述第一图像包括所述匹配图像,所述待测图像包括需要进行热点检测的晶圆;获取所述匹配图像的特征向量;将所述特征向量输入至预设的检测模型中,基于所述检测模型的输出,确定所述晶圆中热点的类型及位置。
-
公开(公告)号:CN115114885A
公开(公告)日:2022-09-27
申请号:CN202211036609.5
申请日:2022-08-29
Applicant: 苏州珂晶达电子有限公司 , 北京微电子技术研究所
IPC: G06F30/398 , G06F30/394 , G06F30/392
Abstract: 本申请涉及集成电路版图技术领域,具体而言,涉及一种自顶向下的版图层次结构处理方法、装置及存储介质,一定程度上可以解决集成电路版图的处理过程计算量大的问题。本申请实施例通过从初始集成电路版图中获得各初始单元的包围盒;可基于各包围盒的面积,实现从初始单元中筛选出目标单元实现;进一步从目标单元的各第一实例中筛选出有效实例,并满足有效实例位于目标单元的上层单元中,可基于有效实例的可复用区域,其中,可复用区域是有效实例中与上层单元中的第二实例的非重叠区域,实现确定目标集成电路版图。
-
公开(公告)号:CN116382039A
公开(公告)日:2023-07-04
申请号:CN202310238390.5
申请日:2023-03-13
Applicant: 苏州珂晶达电子有限公司 , 北京京微电子研究所
IPC: G03F7/20
Abstract: 本申请提供了一种检测光刻热点位置的方法及装置,该方法包括获取修正后的版图文件,并将所述的修正后的版图文件划分为多个版图切片,对每个版图切片图形做光学邻近效应修正,并进行光刻仿真,得到对应版图切片图形的光学成像轮廓;对描述光学成像轮廓轮廓曲线的离散点做减点处理,进而描述该轮廓曲线;使用多边形偏置的方法对该轮廓曲线进行边偏置处理,进而获得偏置后的多边形图形文件;检测偏置多边形的位置关系,分析修正版图文件发生光刻热点的位置,进而提高模型预测的精度。
-
公开(公告)号:CN114709197B
公开(公告)日:2025-03-18
申请号:CN202210232467.3
申请日:2022-03-09
Applicant: 西安电子科技大学 , 北京微电子技术研究所 , 北京时代民芯科技有限公司
Abstract: 本发明公开了一种抗辐照GaN/Ga2O3的Cascode级联增强型功率器件及其制作方法,GaN与Ga2O3器件级联的Cascode结构增强型功率器件从左到右包括低压增强型GaN HEMT器件和高压耗尽型Ga2O3FET器件,所述低压增强型GaN HEMT器件与所述高压耗尽型Ga2O3FET器件相连通。本发明采用上述结构的一种抗辐照GaN/Ga2O3的Cascode级联增强型功率器件及其制作方法,Ga2O3材料具有高击穿电压特性,同时GaN属于宽禁带材料,整体上增加了器件的可靠性,提高了器件在宇航辐照环境应用下的单粒子烧毁阈值电压,降低了宇航系统的重量和复杂程度。
-
公开(公告)号:CN119150514A
公开(公告)日:2024-12-17
申请号:CN202411107267.0
申请日:2024-08-13
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: G06F30/20 , G06F119/10
Abstract: 本发明涉及一种基于幂函数的电子背散射噪声建模标定方法,首先对地面模拟空间环境装置和待测材料进行简化建模,然后通过幂函数以平均分布随机数和等间隔的方式选取预标定点位,使用蒙特卡洛方法对预标定点位进行选定能量的吸收剂量仿真,最后通过比较筛选确定最优标定点,本发明方法可以减小由环境等因素造成的噪声干扰,对电路总剂量效应、材料屏蔽性能等对背散射敏感的指标评估具有一定帮助,提高可信度,本发明能在现场试验前明确试验装置的大致标定位置,可在较低试验成本的前提下取得理想试验结果。
-
公开(公告)号:CN118862760A
公开(公告)日:2024-10-29
申请号:CN202410848707.1
申请日:2024-06-27
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: G06F30/327 , G06F11/18
Abstract: 一种基于改进KL算法的选择性三模冗余方法,通过对电路节点的软错误敏感度进行分析,通过拓扑准则和改进KL算法将节点分为SEU敏感和SEU不敏感两类,并只对SEU敏感的节点插入三模冗余结构,基于改进KL算法的选择性三模冗余方法可以兼顾抗SEU能力和冗余后硬件开销两方面的考量,相较于全三模冗余方法占用资源多的缺点,选择性三模冗余可以节省大量的额外开销,同时又能达到电路抗单粒子可靠性要求。
-
公开(公告)号:CN118763110A
公开(公告)日:2024-10-11
申请号:CN202410738115.4
申请日:2024-06-07
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: H01L29/78 , H01L23/552 , H01L21/336
Abstract: 本发明提供一种抗单粒子栅穿的SiC MOSFET及制备方法,从下到上依次包括:漏极金属化层、N+衬底层、N‑漂移区、电流扩展区、P‑well区、第二N+源区、第二P‑base区、第一P‑base区、第一N+源区、栅氧、多晶硅栅、隔离氧、源极金属化层;所述第一N+源区、第二N+源区、P‑well区与源极金属化层接触;所述第二N+源区将沟槽栅氧的底部、两个拐角、一个侧壁包围;所述第二N+源区被P‑well区、第二P‑base区屏蔽,与电流扩展区、N‑漂移区隔离。本发明有效抑制了高能带电粒子辐射导致的栅氧强电场,极大提高了沟槽型SiC MOSFET的抗单粒子栅穿能力。
-
-
-
-
-
-
-
-
-