-
公开(公告)号：CN114709197B
公开(公告)日：2025-03-18
申请号：CN202210232467.3
申请日：2022-03-09
Applicant: 西安电子科技大学 , 北京微电子技术研究所 , 北京时代民芯科技有限公司
Abstract: 本发明公开了一种抗辐照GaN/Ga2O3的Cascode级联增强型功率器件及其制作方法，GaN与Ga2O3器件级联的Cascode结构增强型功率器件从左到右包括低压增强型GaN HEMT器件和高压耗尽型Ga2O3FET器件，所述低压增强型GaN HEMT器件与所述高压耗尽型Ga2O3FET器件相连通。本发明采用上述结构的一种抗辐照GaN/Ga2O3的Cascode级联增强型功率器件及其制作方法，Ga2O3材料具有高击穿电压特性，同时GaN属于宽禁带材料，整体上增加了器件的可靠性，提高了器件在宇航辐照环境应用下的单粒子烧毁阈值电压，降低了宇航系统的重量和复杂程度。
-
公开(公告)号：CN114582862B
公开(公告)日：2025-03-18
申请号：CN202210221722.4
申请日：2022-03-09
Applicant: 西安电子科技大学 , 北京微电子技术研究所 , 北京时代民芯科技有限公司
Abstract: 本发明公开了一种单片集成GaN/Ga2O3的Cascode增强型抗单粒子烧毁器件，包括Ga2O3FET结构和设置在所述Ga2O3FET结构右侧的GaN HEMT结构，Ga2O3FET结构和GaN HEMT结构均设置在衬底上，GaN HEMT结构和Ga2O3FET结构之间设置有第一钝化层；Ga2O3FET结构自下而上依次包括Ga2O3缓冲层和Ga2O3沟道层，Ga2O3沟道层的上方从左至右依次设置有第一源极、第一栅极和第一漏极；GaN HEMT结构自下而上依次包括AlN成核层、GaN缓冲层和AlGaN势垒层，AlGaN势垒层的上方从左至右依次设置有第二源极、p‑GaN层和第二漏极，p‑GaN层的上方设置有第二栅极。本发明采用上述结构实现了新型Ga2O3的增强型器件，降低了宇航系统的重量和复杂度，增加了器件的可靠性，提高了器件在宇航辐照环境应用下的单粒子烧毁阈值电压。
-
公开(公告)号：CN114709197A
公开(公告)日：2022-07-05
申请号：CN202210232467.3
申请日：2022-03-09
Applicant: 西安电子科技大学 , 北京微电子技术研究所 , 北京时代民芯科技有限公司
Abstract: 本发明公开了一种抗辐照GaN/Ga2O3的Cascode级联增强型功率器件及其制作方法，GaN与Ga2O3器件级联的Cascode结构增强型功率器件从左到右包括低压增强型GaN HEMT器件和高压耗尽型Ga2O3FET器件，所述低压增强型GaN HEMT器件与所述高压耗尽型Ga2O3FET器件相连通。本发明采用上述结构的一种抗辐照GaN/Ga2O3的Cascode级联增强型功率器件及其制作方法，Ga2O3材料具有高击穿电压特性，同时GaN属于宽禁带材料，整体上增加了器件的可靠性，提高了器件在宇航辐照环境应用下的单粒子烧毁阈值电压，降低了宇航系统的重量和复杂程度。
-
Patent Agency Ranking
公开(公告)号：CN114582862A
公开(公告)日：2022-06-03
申请号：CN202210221722.4
申请日：2022-03-09
Applicant: 西安电子科技大学 , 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: H01L27/085 , H01L21/8258
Abstract: 本发明公开了一种单片集成GaN/Ga2O3的Cascode增强型抗单粒子烧毁器件，包括Ga2O3FET结构和设置在所述Ga2O3FET结构右侧的GaN HEMT结构，Ga2O3FET结构和GaN HEMT结构均设置在衬底上，GaN HEMT结构和Ga2O3FET结构之间设置有第一钝化层；Ga2O3FET结构自下而上依次包括Ga2O3缓冲层和Ga2O3沟道层，Ga2O3沟道层的上方从左至右依次设置有第一源极、第一栅极和第一漏极；GaN HEMT结构自下而上依次包括AlN成核层、GaN缓冲层和AlGaN势垒层，AlGaN势垒层的上方从左至右依次设置有第二源极、p‑GaN层和第二漏极，p‑GaN层的上方设置有第二栅极。本发明采用上述结构实现了新型Ga2O3的增强型器件，降低了宇航系统的重量和复杂度，增加了器件的可靠性，提高了器件在宇航辐照环境应用下的单粒子烧毁阈值电压。
-
公开(公告)号：CN113540208A
公开(公告)日：2021-10-22
申请号：CN202110658267.X
申请日：2021-06-15
Applicant: 西安电子科技大学
IPC: H01L29/06 , H01L29/872 , H01L21/329 , H01L29/20
Abstract: 本发明公开了一种基于原位生长MIS结构的垂直GaN肖特基二极管，包括衬底，其特征在于，所述衬底的底部设置有阴极，所述衬底的顶部从下至上依次设置有n+层和漂移区，漂移区顶部设置有原位生长的介质层，介质层的顶部设置有阳极。本发明还提供了上述二极管的制备方法，包括以下步骤：S1、提供衬底，对衬底进行预处理和热处理，在衬底上淀积n+层；S2、在n+层上，淀积厚度为1‑10μm的漂移区；S3、在GaN漂移区上，直接原位生长一层介质层；S4、在衬底的底部淀积阴极金属；S5、在介质层上制作掩膜，在介质层上淀积阳极金属，即得到所述肖特基二极管。本发明提供的二极管，界面质量高，利于长期可靠性。
-
公开(公告)号：CN113540231B
公开(公告)日：2022-10-18
申请号：CN202110658288.1
申请日：2021-06-15
Applicant: 西安电子科技大学
IPC: H01L29/778 , H01L21/335 , H01L29/20 , H01L29/06
Abstract: 本发明公开了一种基于原位生长MIS结构的P‑GaN高电子迁移率晶体管，包括衬底，衬底上从下至上依次设置有成核层、缓冲层、沟道层和势垒层，势垒层的上部设置有源极、漏极和P‑GaN层，P‑GaN层的上部设置有原位生长的介质层，介质层上部设有栅极，势垒层、源极、漏极和栅极的上部设置有钝化层。本发明还提供了上述晶体管的制备方法，包括以下步骤：S1、提供衬底，淀积成核层；S2、淀积缓冲层和沟道层；S3、淀积势垒层；S4、淀积P‑GaN层；S5、在P‑GaN层上原位生长一层介质层；S6、刻蚀P‑GaN层和介质层；S7、分别制作掩膜，淀积源极、漏极和栅极，淀积钝化层，开孔，引出电极，即得到所述晶体管。
-
公开(公告)号：CN113540208B
公开(公告)日：2022-10-18
申请号：CN202110658267.X
申请日：2021-06-15
Applicant: 西安电子科技大学
IPC: H01L29/06 , H01L29/872 , H01L21/329 , H01L29/20
Abstract: 本发明公开了一种基于原位生长MIS结构的垂直GaN肖特基二极管，包括衬底，其特征在于，所述衬底的底部设置有阴极，所述衬底的顶部从下至上依次设置有n+层和漂移区，漂移区顶部设置有原位生长的介质层，介质层的顶部设置有阳极。本发明还提供了上述二极管的制备方法，包括以下步骤：S1、提供衬底，对衬底进行预处理和热处理，在衬底上淀积n+层；S2、在n+层上，淀积厚度为1‑10μm的漂移区；S3、在GaN漂移区上，直接原位生长一层介质层；S4、在衬底的底部淀积阴极金属；S5、在介质层上制作掩膜，在介质层上淀积阳极金属，即得到所述肖特基二极管。本发明提供的二极管，界面质量高，利于长期可靠性。
-
公开(公告)号：CN113540231A
公开(公告)日：2021-10-22
申请号：CN202110658288.1
申请日：2021-06-15
Applicant: 西安电子科技大学
IPC: H01L29/778 , H01L21/335 , H01L29/20 , H01L29/06
Abstract: 本发明公开了一种基于原位生长MIS结构的P‑GaN高电子迁移率晶体管，包括衬底，衬底上从下至上依次设置有成核层、缓冲层、沟道层和势垒层，势垒层的上部设置有源极、漏极和P‑GaN层，P‑GaN层的上部设置有原位生长的介质层，介质层上部设有栅极，势垒层、源极、漏极和栅极的上部设置有钝化层。本发明还提供了上述晶体管的制备方法，包括以下步骤：S1、提供衬底，淀积成核层；S2、淀积缓冲层和沟道层；S3、淀积势垒层；S4、淀积P‑GaN层；S5、在P‑GaN层上原位生长一层介质层；S6、刻蚀P‑GaN层和介质层；S7、分别制作掩膜，淀积源极、漏极和栅极，淀积钝化层，开孔，引出电极，即得到所述晶体管。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.057 seconds)
