一种FPGA互联资源的优化配置生成方法

    公开(公告)号:CN108241322B

    公开(公告)日:2020-08-04

    申请号:CN201810037830.X

    申请日:2018-01-16

    Abstract: 本发明属于FPGA技术,致力于提出一种FPGA互联资源测试配置的生成方案,借助DQN算法构建模型,以提高配置效率。方案包括如下步骤:提取全局金属线,用于有重复连接特点的激励分组配置,并得到最小重复单元,以拥有相同激励信号;对该重复单元构建抽象连接关系,包括单元内的基础连接关系和单元间的扩展连接关系;利用DQN理论对重复单元建立局部配置模型,在线训练CNN网络得到优化参数,并生成配置。本发明利用增强学习的策略优化和CNN函数拟合功能,不仅实现了配置自动化,还提高了效率,能同时配置全局互联资源和局部互联资源,对芯片具体结构依赖性低,具备通用性和移植性,适用于多种系列FPGA的互联资源测试用配置的生成。

    一种应用相关型FPGA自动化测试配置方法

    公开(公告)号:CN106546912B

    公开(公告)日:2019-06-21

    申请号:CN201610895371.X

    申请日:2016-10-14

    Abstract: 本发明属于FPGA技术领域,提供一种应用相关型FPGA自动化测试配置方法;该方法首先建立应用相关型配置物理坐标模型;然后根据待测FPGA芯片的完整资源和应用电路配置资源,对FPGA芯片的应用电路配置进行切分操作,得到待测资源列表和冗余资源列表;再根据待测资源列表,列出所有待测试路径,根据自动化配置算法在冗余资源中确定每条待测试路径的最优测试路径;直到所有待测资源均配置对应的最优测试路径,为所有最优测试路径添加激励响应回收模块,得到最终测试配置并生成测试覆盖率报告。本发明充分使用冗余资源,在不破坏应用电路配置的基础上仅一次配置完成测试,最大化地提升了测试效率,且测试配置和应用电路配置共存,实现应用相关型FPGA在线测试。

    一种应用于电路与系统的故障预测与健康管理方法

    公开(公告)号:CN106528975A

    公开(公告)日:2017-03-22

    申请号:CN201610935094.0

    申请日:2016-11-01

    Abstract: 本发明属于电路与系统技术领域,提供一种应用于电路与系统的基于深度学习的故障预测与健康管理方法,用于对运行中的电路与系统设备进行实时监测;该方法首先准备多个待测电路,分别进行老化测试,得到训练数据并存储于数据库中;再进行PCA分析,得到训练样本;然后采用深度学习模型训练神经网络并放入测试芯片中;最后采用测试芯片对工作状态的待测电路的健康状态进行实时监测,同时计算其剩余寿命。本发明能够实时监测电路与系统设备的运转状态,并预计故障时间,减小突发故障的发生概率,并在突发故障出现时避免诸多安全隐患,从而保护财产,降低维护开销。

    一种快速控制策略收敛的深度强化学习方法

    公开(公告)号:CN119740629A

    公开(公告)日:2025-04-01

    申请号:CN202411819313.X

    申请日:2024-12-11

    Abstract: 本发明属于深度学习的技术领域,具体提供了一种新的深度强化学习方法,名为DCCP(Dynamic Clipping Proximal Policy),用于改善当前的深度强化学习算法对于某些策略控制任务无法有效地控制策略收敛的问题。本方法主要通过使用自适应的动态裁剪率和优化的损失函数表达式,起到策略收敛的效果。本方法能够防止深度强化学习神经网络提前收敛于局部最小值,鼓励策略进行积极的探索,并且在数据分布稀疏的场景,能很好地收敛。

    一种神经网络推理FPGA快速部署方法

    公开(公告)号:CN116258187A

    公开(公告)日:2023-06-13

    申请号:CN202310254742.6

    申请日:2023-03-16

    Abstract: 本发明公开了一种神经网络推理FPGA快速部署方法,包括模型预处理平台、基于一种机器学习框架的知识蒸馏平台、基于硬件友好型网络的FPGA部署平台和基于以上平台实现的部署流程。通过模型预处理平台实现对多种机器学习框架的支持。通过知识蒸馏,减少网络类型与硬件加速器设计的关联,可很大程度地降低对FPGA硬件加速器的灵活性要求,降低FPGA硬件设计难度。通过基于一种机器学习框架的知识蒸馏平台,可方便地实现知识蒸馏。通过基于硬件友好型网络的FPGA部署平台,可实现硬件友好性网络的快速部署。相较于其他神经网络,硬件友好型网络推理在FPGA上运行具有更高的能效。采用本发明方法,可快速、高质量地实现从机器学习框架级表示的神经网络推理到FPGA的部署。

    一种用于FPGA内部资源测试的部分位流回读技术

    公开(公告)号:CN112698994A

    公开(公告)日:2021-04-23

    申请号:CN202011476600.7

    申请日:2020-12-15

    Abstract: 本发明属于FPGA领域,具体涉及一种用于FPGA内部资源测试的部分位流回读技术,可对现有FPGA内部资源测试方法的缺陷进行改善。方法包括如下步骤:首先复位测试访问接口控制器,设置回读的起始帧地址,位流回读操作将从该地址开始。然后设定本次回读的数据长度,用于规定从起始帧地址开始读取至完成回读时总共读取的帧数,接着将FPGA设置为回读状态。在完成以上设定后,最后一步便开始从FPGA配置寄存器链中读取数据并保存,供基于部分位流回读技术的FPGA测试平台使用。本发明采用部分位流回读技术,既保证了FPGA内部资源测试的高效率,更具备通用性,能够移植到不同系列的FPGA上用于FPGA内部资源的测试。

    一种基于FPGA的异构神经网络计算加速器设计方法

    公开(公告)号:CN110991632A

    公开(公告)日:2020-04-10

    申请号:CN201911198194.X

    申请日:2019-11-29

    Abstract: 本发明属于计算机技术领域,提供一种基于FPGA的异构神经网络计算加速器设计方法,该方法适用于大规模的深度神经网络算法加速,方法包括如下步骤:CPU读取神经网络的相关参数,并依据得到的信息对外部存储器及卷积计算单元进行动态的配置;外部存储器将需要载入的参数和输入数据通过总线存放到输入缓存的对应位置;将参数分别交替载入到两个卷积计算单元中,并在一个卷积计算单元载入参数的同时对另一个进行计算,循环交替直到完成整个卷积神经网络的全部运算;再将最后的输出结果存放到输出缓存中,等待外部存储器进行存取。本发明利用FPGA对卷积神经网络计算单元进行组合,能够在节省资源的同时,加快平台的运算速率。

    基于聚类算法的硬件木马检测和剔除方法

    公开(公告)号:CN109784096A

    公开(公告)日:2019-05-21

    申请号:CN201910049643.8

    申请日:2019-01-18

    Abstract: 本发明属于硬件木马检测技术,致力于提出一种基于门级网表文件的硬件木马检测和剔除方法,使用基于密度的聚类算法,实现硬件木马的检测与剔除。方法包括如下步骤:提取门级网表并进行功能验证,获得电路所有节点的时序信号;将信号的相关性系数视为节点间边的权重,构造一个连通图;利用聚类算法对节点进行聚类分析,找到电路中的异常值点;对异常值点进行分析,进而确认电路是否植入了硬件木马,并将存在的硬件木马剔除。本发明利用聚类算法,找到电路中可疑的节点并直接进行判断,弥补了功能分析法检测硬件木马在时间成本上的不足,提高了硬件木马的检测效率;同时本发明还将木马结构作了剔除。

    互联结构模型化方法和互联资源配置向量自动生成方法

    公开(公告)号:CN103412253B

    公开(公告)日:2016-01-20

    申请号:CN201310336510.1

    申请日:2013-08-05

    Abstract: 互联结构模型化方法和互联资源配置向量自动生成方法,属于FPGA技术。本发明的互联结构模型化方法包括下述步骤:首先对芯片中的金属线进行分类,同一类的金属线统称为一个layer,两条金属线之间只有通过开关盒中的可编程配置点PIP才能建立连接,同类金属线之间的PIP称为intra-PIP,而不同类金属线之间的PIP称为inter-PIP;然后以所有的layer为点,PIP的连接关系为边,建立图形。本发明能够自动生成测试配置,测试效率高。本发明对互联资源测试覆盖率高,尤其对PIP的覆盖。本发明不针对具体某一种型号的FPGA,能够用于SRAM型的FPGA测试,通用性好,方便移植。本发明能够做到更精确的故障定位和诊断。

Patent Agency Ranking