-
公开(公告)号：CN111684587A
公开(公告)日：2020-09-18
申请号：CN201880088817.5
申请日：2018-08-08
Applicant: 株式会社东芝 , 东芝能源系统株式会社
Abstract: 半导体装置具备并联连接的多个半导体元件单元。半导体元件单元包括：第一金属部件；第二金属部件，与所述第一金属部件对置；至少一个半导体元件，配置于所述第一金属部件与所述第二金属部件之间；树脂部件，在所述第一金属部件与所述第二金属部件之间密封所述半导体元件；强化部件，以包围所述第一金属部件与所述第二金属部件的方式设置，且比所述树脂部件的强度高。
-
公开(公告)号：CN112655285B
公开(公告)日：2022-04-01
申请号：CN201880097289.X
申请日：2018-10-05
Applicant: 株式会社东芝 , 东芝能源系统株式会社
Abstract: 提供一种即使在内部的半导体芯片的一部分产生了短路故障的情况下也抑制外封装破裂的隐患的半导体封装。半导体封装具备：固定子模块(1)的金属制的冷却器(3)、固定于冷却器(3)的树脂制的外周侧壁(4)以及固定于外周侧壁(4)的金属制的上板(5)。冷却器(3与外周侧壁(4)利用紧固部件(5a)紧固，上板(5)与外周侧壁(4)利用紧固部件(5a)紧固。在子模块内的压力急剧上升了的情况下，上板(5)整体一边大幅弯曲一边变形，防止内压上升所引起的半导体封装的破坏。
-
公开(公告)号：CN110050341A
公开(公告)日：2019-07-23
申请号：CN201780075662.7
申请日：2017-11-30
Applicant: 株式会社东芝 , 东芝能源系统株式会社
Abstract: 根据实施方式，半导体装置具备第1金属板、第2金属板和2个以上的半导体单元。上述2个以上的半导体单元配置在上述第1金属板上。上述2个以上的半导体单元分别包含第1金属部件、第2金属部件和半导体元件。上述第1金属部件包含与上述第1主面连接的第1连接面。上述第2金属部件包含与上述第2主面连接的第2连接面。上述半导体元件包含具有与上述第1连接面以及上述第2连接面分别对置的面的有源区域。上述第1连接面的面积大于与上述第1连接面对置的上述有源区域的面的面积。上述第2连接面的面积大于与上述第2连接面对置的上述有源区域的面的面积。
-
公开(公告)号：CN111684587B
公开(公告)日：2023-06-09
申请号：CN201880088817.5
申请日：2018-08-08
Applicant: 株式会社东芝 , 东芝能源系统株式会社
Abstract: 半导体装置具备并联连接的多个半导体元件单元。半导体元件单元包括：第一金属部件；第二金属部件，与所述第一金属部件对置；至少一个半导体元件，配置于所述第一金属部件与所述第二金属部件之间；树脂部件，在所述第一金属部件与所述第二金属部件之间密封所述半导体元件；强化部件，以包围所述第一金属部件与所述第二金属部件的方式设置，且比所述树脂部件的强度高。
-
公开(公告)号：CN112655285A
公开(公告)日：2021-04-13
申请号：CN201880097289.X
申请日：2018-10-05
Applicant: 株式会社东芝 , 东芝能源系统株式会社
Abstract: 提供一种即使在内部的半导体芯片的一部分产生了短路故障的情况下也抑制外封装破裂的隐患的半导体封装。半导体封装具备：固定子模块(1)的金属制的冷却器(3)、固定于冷却器(3)的树脂制的外周侧壁(4)以及固定于外周侧壁(4)的金属制的上板(5)。冷却器(3与外周侧壁(4)利用紧固部件(5a)紧固，上板(5)与外周侧壁(4)利用紧固部件(5a)紧固。在子模块内的压力急剧上升了的情况下，上板(5)整体一边大幅弯曲一边变形，防止内压上升所引起的半导体封装的破坏。
-
Patent Agency Ranking
公开(公告)号：CN110050341B
公开(公告)日：2024-05-28
申请号：CN201780075662.7
申请日：2017-11-30
Applicant: 株式会社东芝 , 东芝能源系统株式会社
IPC: H01L25/07 , H01L23/492 , H01L25/18 , H01L23/367
Abstract: 根据实施方式，半导体装置具备第1金属板、第2金属板和2个以上的半导体单元。上述2个以上的半导体单元配置在上述第1金属板上。上述2个以上的半导体单元分别包含第1金属部件、第2金属部件和半导体元件。上述第1金属部件包含与上述第1主面连接的第1连接面。上述第2金属部件包含与上述第2主面连接的第2连接面。上述半导体元件包含具有与上述第1连接面以及上述第2连接面分别对置的面的有源区域。上述第1连接面的面积大于与上述第1连接面对置的上述有源区域的面的面积。上述第2连接面的面积大于与上述第2连接面对置的上述有源区域的面的面积。
-
公开(公告)号：CN103794585B
公开(公告)日：2016-05-25
申请号：CN201310447264.7
申请日：2013-09-27
Applicant: 株式会社东芝
IPC: H01L23/488 , H01L21/60
CPC classification number: H01L25/50 , H01L21/4839 , H01L21/4842 , H01L23/3107 , H01L23/4006 , H01L23/473 , H01L23/49562 , H01L23/50 , H01L25/072 , H01L2224/48247 , H01L2224/49171 , H01L2924/1305 , H01L2924/13055 , H01L2924/00
Abstract: 根据一个实施例，提供一种半导体功率转换器，其包括：彼此相对的第一电导体和第二电导体（34，36）；第一半导体元件和第二半导体元件（38，40），其连结到第一电导体的第一连结面；第一凸电导体和第二凸电导体（44a，44b），其连结到第一半导体元件和第二半导体元件；结合部，其连结到第一凸电导体和第二凸电导体和第二电导体的第二连结面；功率端子（46a，46）；信号端子（50）；和封套（52），其密封组成构件。封套包括平坦的底面，所述平坦的底面与半导体元件垂直地延伸，并且在所述封套中暴露电导体的第一底面和第二底面。
-
公开(公告)号：CN101373762A
公开(公告)日：2009-02-25
申请号：CN200810173727.4
申请日：2008-08-15
Applicant: 株式会社东芝
Inventor： 渡边尚威
IPC: H01L25/07 , H01L23/488
CPC classification number: H01L23/492 , H01L23/50 , H01L25/072 , H01L2924/0002 , H01L2924/00
Abstract: 功率半导体模块，包括：半导体封装体1A、第一母线2a、第二母线2b以及焊接控制部件S1。半导体封装体1A包括：功率半导体元件5、第一电极板6和第二电极板7。第一母线2a为通过第一焊料构件50焊接到第一电极板的主表面上的导电构件。第二母线2b为通过第二焊料构件焊接到第二电极板的主表面上的导电构件。焊接控制部件S1被提供到第一母线主表面和第二母线主表面中的每一个上，并且控制焊点厚度，其中第一电极板焊接到第一母线，第二电极板焊接到第二母线。
-
公开(公告)号：CN104952815B
公开(公告)日：2017-12-15
申请号：CN201510088870.3
申请日：2015-02-26
Applicant: 株式会社东芝
IPC: H01L23/367 , H01L23/373 , H01L23/31 , H01L23/29 , H01L21/56
CPC classification number: H01L23/473 , H01L21/54 , H01L21/565 , H01L23/051 , H01L23/28 , H01L23/3107 , H01L23/3135 , H01L23/3736 , H01L23/42 , H01L23/4334 , H01L23/49562 , H01L25/065 , H01L2924/181 , H01L2924/00012
Abstract: 提供一种能够容易地相对于冷却器进行固定而不会使散热性受损的半导体模块以及半导体模块的制造方法。半导体模块具备半导体元件、第一导电体、第二导电体以及封壳。所述半导体元件具有第一电极以及形成在与所述第一电极对置的面上的第二电极。所述第一导电体具有第一接合面以及第一散热面，所述第一接合面与所述第一电极电连接。所述第二导电体具有第二接合面以及第二散热面，第二接合面与第二电极电连接。所述封壳具有第一封壳部分以及第二封壳部分，所述第一封壳部分由第一绝缘材料构成，并形成为密封住所述半导体元件；所述第二封壳部分由导热率高于所述第一绝缘材料的第二绝缘材料构成，并形成为与第一散热面和第二散热面相接触。
-
公开(公告)号：CN101399243B
公开(公告)日：2012-02-15
申请号：CN200810161769.6
申请日：2008-09-26
Applicant: 株式会社东芝
CPC classification number: H01L23/492 , H01L23/051 , H01L2924/0002 , H01L2924/01079 , H01L2924/13055 , H01L2924/13091 , H01L2924/00
Abstract: 本发明提供一种能减少制作工序的半导体封装以及半导体封装的制造方法。该半导体封装(1)具有：具有第1主面(11)以及第2主面(12)的半导体元件(10)；设置在第1主面(11)侧的第1电极板(20)；设置在第2主面(12)侧的第2电极板(30)；以及设置在半导体元件(10)与第1电极板(20)之间的布线基板(40)，通过使设置在第1电极板(20)上的突起部(22)的侧面的多个开口部(26)、与设置在将布线基板(40)的突起部(22)贯入的贯入口(43)的内侧面并且与开口部(26)对应的多个卡合部(45)分别卡合来构成半导体封装(1)。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.029 seconds)
