-
公开(公告)号：CN101517547B
公开(公告)日：2013-01-16
申请号：CN200780035569.X
申请日：2007-07-31
Applicant: 株式会社东芝
Inventor： 助川博
IPC: G06F12/00
CPC classification number: G06F3/0625 , G06F1/3225 , G06F1/3237 , G06F1/3275 , G06F1/3293 , G06F3/0634 , G06F3/0679 , G06F2206/1014 , Y02B70/12 , Y02B70/123 , Y02B70/126 , Y02B70/30 , Y02D10/128 , Y02D10/14 , Y02D50/20
Abstract: 一种存储器系统，包括：存储器(3)，其当在各个操作中的内部操作中的功耗量高时，断言高功耗运行输出；以及控制器(2)，其具有在主机和存储器(3)之间的接口功能，并接收高功耗运行输出。控制器(2)在高功耗运行输出被断言时，将其运行模式切换到低功耗模式。
-
公开(公告)号：CN102354299B
公开(公告)日：2014-07-09
申请号：CN201110241980.0
申请日：2004-09-22
Applicant: 株式会社东芝
Inventor： 助川博
IPC: G06F12/02
CPC classification number: G06F12/0246 , G11C16/102
Abstract: 本公开涉及存储卡和半导体器件。存储卡(1)包括控制器(4)和非易失性半导体存储器(3)。控制器(4)管理第一擦除字组大小的半导体存储器中的第一地址与除第一擦除字组大小之外的第二擦除字组大小的半导体存储器中的第二地址之间的通信。非易失性半导体存储器(3)是第二擦除字组大小的存储器。控制器(4)通过第二地址执行对非易失性半导体存储器(3)的存取。
-
公开(公告)号：CN101517547A
公开(公告)日：2009-08-26
申请号：CN200780035569.X
申请日：2007-07-31
Applicant: 株式会社东芝
Inventor： 助川博
IPC: G06F12/00
CPC classification number: G06F3/0625 , G06F1/3225 , G06F1/3237 , G06F1/3275 , G06F1/3293 , G06F3/0634 , G06F3/0679 , G06F2206/1014 , Y02B70/12 , Y02B70/123 , Y02B70/126 , Y02B70/30 , Y02D10/128 , Y02D10/14 , Y02D50/20
Abstract: 一种存储器系统，包括：存储器(3)，其当在各个操作中的内部操作中的功耗量高时，断言高功耗运行输出；以及控制器(2)，其具有在主机和存储器(3)之间的接口功能，并接收高功耗运行输出。控制器(2)在高功耗运行输出被断言时，将其运行模式切换到低功耗模式。
-
公开(公告)号：CN105912483A
公开(公告)日：2016-08-31
申请号：CN201510553494.0
申请日：2015-09-02
Applicant: 株式会社东芝
CPC classification number: G06F3/0611 , G06F3/0659 , G06F3/0679 , G11C7/1042 , G11C7/1063 , G11C16/0483 , G06F13/1668 , G06F12/063 , G06F13/28
Abstract: 实施方式的存储系统包含：存储器控制器，具有第1～第n(n为2以上的自然数)的第1数据输入输出端子；第1半导体芯片，具有分别与所述第1数据输入输出端子连接的第1～第n的第2数据输入输出端子；及第2半导体芯片，具有与所述第2数据输入输出端子并联地分别与所述第1数据输入输出端子连接的第1～第n的第3数据输入输出端子；若从所述存储器控制器对所述第1半导体芯片及所述第2半导体芯片输出第1请求信号，便从所述第2数据输入输出端子的第w个端子(w为1～n的自然数)输出所述第1半导体芯片的状态信息，且从所述第3数据输入输出端子的第x个端子(x为与w不同的1～n的自然数)输出所述第2半导体芯片的状态信息。
-
公开(公告)号：CN103680618A
公开(公告)日：2014-03-26
申请号：CN201310155754.X
申请日：2013-04-28
Applicant: 株式会社东芝
CPC classification number: G11C16/10 , G11C16/0483 , G11C16/08 , G11C29/82 , H01L27/1157 , H01L27/11582
Abstract: 本发明涉及半导体存储器器件和控制器。根据一个实施例，一种半导体存储器器件包括多个块。所述块包括第一选择晶体管、第二选择晶体管、多个存储器基元晶体管、第一选择栅极线和第二选择栅极线以及字线。所述块中的一个保持关于包括短路缺陷的字线、第一选择栅极线和/或第二选择栅极线的信息。
-
Patent Agency Ranking
-
公开(公告)号：CN1329848C
公开(公告)日：2007-08-01
申请号：CN200410003757.2
申请日：2004-01-30
Applicant: 株式会社东芝
CPC classification number: G06K19/07732 , G06K19/077 , H01L2224/32145 , H01L2224/48227 , H01L2924/01079 , H01L2924/10253 , H01L2924/14 , H01L2924/19041 , H01L2924/3025 , H01L2924/00
Abstract: 一个在USB存储器装置中使用的集成半导体存储器设备，该设备包括：一个控制器，一个与控制器连接的闪速存储器，一个与存储器控制器连接的USB接口电路，以及一个用于将至少一个控制器、闪速存储器和USB接口共同保持在USB存储器装置的USB连接器的物理外形内的集成电路封装。
-
公开(公告)号：CN1346132A
公开(公告)日：2002-04-24
申请号：CN01133927.6
申请日：2001-08-20
Applicant: 株式会社东芝
IPC: G11C16/06 , H01L27/115
CPC classification number: H01L27/115 , G11C16/0483 , G11C16/08 , H01L2224/48091 , H01L2224/48137 , H01L2224/48464 , H01L2224/49175 , H01L2924/00014 , H01L2924/00
Abstract: 提供一种可抑制成本增加的非易失性半导体存储装置。其特征在于包括:第一半导体基板,其中形成有由多个非易失性半导体存储单元构成的存储阵列、与上述存储阵列相连接的多个位线、与上述存储单元相连接的多个字线、以及多个传输门晶体管,每个上述传输门晶体管的一端分别与字线相连接,其另一端分别与输入端子相连接;以及第二半导体基板,其中形成有其输出信号在与上述输入端子相连接的输出端子输出的用来控制上述字线的字线控制电路。
-
公开(公告)号：CN104641418A
公开(公告)日：2015-05-20
申请号：CN201380033765.9
申请日：2013-08-19
Applicant: 株式会社东芝
CPC classification number: G11C16/26 , G11C8/08 , G11C11/56 , G11C11/5628 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/30 , H01L27/11556 , H01L27/11582
Abstract: 存储系统具备存储设备以及控制所述存储设备的控制器，所述存储设备具备：能够进行数据的改写的多个存储单元；连接于多个存储单元的多条字线；具备连接于同一字线的多个存储单元的页；具备多个页的平面；具备多个平面的存储单元阵列；对多条字线施加电压的多个字线驱动器；按每个平面设置、对每条字线分配字线驱动器的多个开关。
-
公开(公告)号：CN102545974A
公开(公告)日：2012-07-04
申请号：CN201110276268.4
申请日：2011-09-16
Applicant: 株式会社东芝
Inventor： 助川博
CPC classification number: H04L9/3215 , G06K9/00382 , G06K9/222
Abstract: 本发明涉及卡形电子装置、通信终端以及认证方法。实施例的存储器卡包括：外部连接端子，其被配置为连接到具有摄像单元的数字照相机的卡连接端子；通信单元，其被配置为向另一数字照相机无线地发送数据和从所述另一数字照相机无线地接收数据；图像识别单元，其被配置为从识别图像提取特征；以及CPU，其被配置为当由所述摄像单元拍摄的第一识别图像的特征和从所述其他数字照相机发送的第二识别图像的特征彼此对应时许可随后向所述其他数字照相机发送数据和从所述其他数字照相机接收数据。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.022 seconds)
