公开(公告)号：CN105912483A

公开(公告)日：2016-08-31

申请号：CN201510553494.0

申请日：2015-09-02

Applicant: 株式会社东芝

Inventor： 野坂祐介 ,  白川政信 ,  小岛庆久 ,  岩崎清隆 ,  助川博

IPC: G06F13/16 ,  G06F13/28 ,  G06F12/06

CPC classification number: G06F3/0611 ,  G06F3/0659 ,  G06F3/0679 ,  G11C7/1042 ,  G11C7/1063 ,  G11C16/0483 ,  G06F13/1668 ,  G06F12/063 ,  G06F13/28

Abstract: 实施方式的存储系统包含：存储器控制器，具有第1～第n(n为2以上的自然数)的第1数据输入输出端子；第1半导体芯片，具有分别与所述第1数据输入输出端子连接的第1～第n的第2数据输入输出端子；及第2半导体芯片，具有与所述第2数据输入输出端子并联地分别与所述第1数据输入输出端子连接的第1～第n的第3数据输入输出端子；若从所述存储器控制器对所述第1半导体芯片及所述第2半导体芯片输出第1请求信号，便从所述第2数据输入输出端子的第w个端子(w为1～n的自然数)输出所述第1半导体芯片的状态信息，且从所述第3数据输入输出端子的第x个端子(x为与w不同的1～n的自然数)输出所述第2半导体芯片的状态信息。