电平位移电路
    2.
    发明公开

    公开(公告)号:CN1551502A

    公开(公告)日:2004-12-01

    申请号:CN200410028447.6

    申请日:2004-03-11

    CPC classification number: H03K3/356139 H03K3/356191

    Abstract: 本发明公开了一种电平位移电路,其目的在于:抑制在CMOS结构的电平位移电路中产生贯通电流。在由4个晶体管M1~M4构成的CMOS结构的电平移位基本电路10中,加了用以抑制其贯通电流的控制电路20。在使控制输入VS1为低电平而让控制用N型MOS晶体管M7、M8截止的那一时间段(开关断开期间),让互补数据输入Vin1、Vin2迁移。在该开关断开期间,N型MOS晶体管M1、M2的各自的源极从VSS上分离。而且,在该开关断开期间内,通过控制输入VS2为低电平而让控制用P型MOS晶体管M5、M6接通。在这些控制用P型MOS晶体管M5、M6接通的那段时间,数据输出Vout1和Vout2都预充电到VDD(预充电期间)。

    电平移位电路
    4.
    发明授权

    公开(公告)号:CN1311635C

    公开(公告)日:2007-04-18

    申请号:CN200410028447.6

    申请日:2004-03-11

    CPC classification number: H03K3/356139 H03K3/356191

    Abstract: 本发明公开了一种电平移位电路,其目的在于:抑制在CMOS结构的电平移位电路中产生直通电流。在由4个晶体管(M1~M4)构成的CMOS结构的电平移位基本电路(10)中,加了用以抑制其直通电流的控制电路(20)。在使控制输入(VS1)为低电平而让控制用N型MOS晶体管(M7、M8)截止的那一时间段(开关断开期间),让互补数据输入(Vin1、Vin2)迁移。在该开关断开期间,N型MOS晶体管(MI、M2)的各自的源极从VSS上分离。而且,在该开关断开期间内,通过控制输入(VS2)为低电平而让控制用P型MOS晶体管(M5、M6)接通。在这些控制用P型MOS晶体管(M5、M6)接通的那段时间,数据输出(Vout1和Vout2)都预充电到VDD(预充电期间)。

    电压驱动装置
    5.
    发明公开

    公开(公告)号:CN1941033A

    公开(公告)日:2007-04-04

    申请号:CN200610152366.6

    申请日:2006-09-28

    CPC classification number: G09G3/2011 G09G2310/027 G09G2320/0233

    Abstract: 本发明公开了一种可以抑制驱动电压的偏差的电压驱动装置。在第1模式下,运算放大器A105-1接收解码器D103-1输出的两个选择电压VA、VB,并向输出节点N100-1输出所生成的驱动电压;运算放大器A105-2接收解码器D103-2输出的两个选择电压VA、VB,并向输出节点N100-2输出所生成的驱动电压。而在第2模式下,运算放大器A105-1接收解码器D103-2输出的两个选择电压VA、VB,并向输出节点N100-2输出所生成的驱动电压,运算放大器A105-2接收解码器D103-1输出的两个选择电压VA、VB,并向输出节点N100-1输出所生成的驱动电压。

Patent Agency Ranking