面板显示装置
    1.
    发明公开

    公开(公告)号:CN101154364A

    公开(公告)日:2008-04-02

    申请号:CN200710151748.1

    申请日:2007-09-27

    Abstract: 在正向读取操作模式下,除最后一个显示面板驱动装置以外的每一个显示面板驱动装置均一接收到起始信号就读取显示数据。在所述正向读取操作模式下,最后一个显示面板驱动装置一接收到所述起始信号就读取所述显示数据。在反向读取操作模式下,除最后一个显示面板驱动装置以外的每一个显示面板驱动装置均一接收到起始信号就沿正向向紧接其后的装置发送所述起始信号。在反向读取操作模式下,最后一个显示面板驱动装置一接收到所述起始信号就读取所述显示数据,并沿反向向紧接其前的装置发送使能信号。在反向读取操作模式下,除最后一个显示面板驱动装置以外的每一个显示面板驱动装置均一接收到所述使能信号就读取所述显示数据,并沿反向向紧接其前的装置发送所述使能信号。

    显示元件驱动装置及图像显示装置

    公开(公告)号:CN1750071A

    公开(公告)日:2006-03-22

    申请号:CN200510102813.2

    申请日:2005-09-12

    CPC classification number: G09G5/006

    Abstract: 为了即使在显示元件驱动装置的运行速度很快时也能够正确保持低振幅输入信号,包括一对CLKP1和CLKN1的差分信号以在各自的输出电压信号间提供相反相位的方式被输入到第一比较器和第二比较器中。该第一比较器的输出被第一分频触发器分频,同时该第二比较器的输出被第二分频触发器分频。第一数据保持触发器与第一分频触发器所输出的信号同步对输入数据信号进行保持,同时第二数据保持触发器与第二分频触发器所输出的信号同步,对输入信号进行保持。

    数据信号取得电路、显示板驱动电路以及图像显示装置

    公开(公告)号:CN101656533B

    公开(公告)日:2013-10-02

    申请号:CN200910165899.1

    申请日:2009-08-12

    Abstract: 数据信号取得电路设有下列比较器:第一比较器,该第一比较器被输入时钟信号CKP和时钟信号CKP的反相信号CKN,输出与时钟信号CKP同相的第二时钟信号和与时钟信号CKP反相的第二反相信号;第二比较器,第二时钟信号被输入到所述第二比较器的非反转输入端,第二反相信号被输入到所述第二比较器的反转输入端;以及第三比较器,第二时钟信号被输入到所述第三比较器的反转输入端,第二反相信号被输入到所述第三比较器的非反转输入端,在所述数据信号取得电路,将第二比较器和第三比较器的输出信号CL1和CL2作为锁存电路L1和L2的时钟信号来使用,从而被输入到锁存电路L1及L2的时钟信号CL1及CL2的上升或者上升的延迟时间成为同等程度,并且实现低电力消耗。

    显示元件驱动装置及图像显示装置

    公开(公告)号:CN100442332C

    公开(公告)日:2008-12-10

    申请号:CN200510102813.2

    申请日:2005-09-12

    Abstract: 为了即使在显示元件驱动装置的运行速度很快时也能够正确保持低振幅输入信号,包括一对CLKP1和CLKN1的差分信号以在各自的输出电压信号间提供相反相位的方式被输入到第一比较器和第二比较器中。该第一比较器的输出被第一分频触发器分频,同时该第二比较器的输出被第二分频触发器分频。第一数据保持触发器与第一分频触发器所输出的信号同步对输入数据信号进行保持,同时第二数据保持触发器与第二分频触发器所输出的信号同步,对输入信号进行保持。

    数据信号取得电路、显示板驱动电路以及图像显示装置

    公开(公告)号:CN101656533A

    公开(公告)日:2010-02-24

    申请号:CN200910165899.1

    申请日:2009-08-12

    Abstract: 本发明涉及一种数据信号取得电路、显示板驱动电路以及图像显示装置。数据信号取得电路设有下列比较器:第一比较器,该第一比较器被输入时钟信号CKP和时钟信号CKP的反相信号CKN,输出与时钟信号CKP同相的第二时钟信号和与时钟信号CKP反相的第二反相信号;第二比较器,第二时钟信号被输入到所述第二比较器的非反转输入端,第二反相信号被输入到所述第二比较器的反转输入端;以及第三比较器,第二时钟信号被输入到所述第三比较器的反转输入端,第二反相信号被输入到所述第三比较器的非反转输入端,在所述数据信号取得电路,将第二比较器和第三比较器的输出信号CL1和CL2作为锁存电路L1和L2的时钟信号来使用,从而被输入到锁存电路L1及L2的时钟信号CL1及CL2的上升或者上升的延迟时间成为同等程度,并且实现低电力消耗。

Patent Agency Ranking