-
公开(公告)号：CN117639768A
公开(公告)日：2024-03-01
申请号：CN202311633199.7
申请日：2023-11-30
Applicant: 无锡芯光互连技术研究院有限公司
Abstract: 本发明公开一种锁相环的锁定检测电路。本发明实施例的锁定检测电路包括信号处理模块，用于连接锁相环，接收并处理输入时钟信号和参考时钟信号。比较模块，比较模块与信号处理模块连接，用于比较输入时钟信号和参考时钟信号的时间同步状态，并输出第一电平信号；第一电平信号用于确定锁相环处于锁定状态或失锁状态。检测模块，检测模块与比较模块连接，用于根据第一电平信号对检测模块的锁定信号进行采样，并通过采样结果确定锁相环的锁定状态或失锁状态是否发生改变。本实施例的技术方案通过设置比较模块对输入时钟信号和参考时钟信号进行比较，从而确定锁相环处于锁定状态或失锁状态，提高了对锁相环的锁定状态判断的准确性。
-
Patent Agency Ranking
公开(公告)号：CN118426541B
公开(公告)日：2024-10-01
申请号：CN202410890113.7
申请日：2024-07-04
Applicant: 无锡芯光互连技术研究院有限公司
Abstract: 本发明涉及一种高精度时钟同步的多芯粒系统。其包括至少一个第一类芯粒以及若干个第二类芯粒，一个第二类芯粒与所连接的第一类芯粒间形成时钟同步芯粒单元；对任一时钟同步芯粒单元，第一类芯粒内的第一延时锁相环与第二类芯粒内的第二延时锁相环以及时钟树适配连接，以形成嵌套延时锁相环，经嵌套延时锁相环，使得时钟同步第三信号、时钟树信号相应的时钟信号与时钟源信号的相位相一致。本发明通过嵌套延时锁相环可实现芯粒间的时钟同步，通过进一步消除传输线延，提高芯粒之间时钟相位同步的精度与可靠性。
-
公开(公告)号：CN117278043B
公开(公告)日：2024-05-24
申请号：CN202311353671.1
申请日：2023-10-19
Applicant: 无锡芯光互连技术研究院有限公司
Abstract: 本发明公开了一种大电流驱动可调输出电压范围的数模转换电路，涉及数模转换电路领域，其技术方案要点是：包括串行接口、数模转换模块、可调电压输出模块和大电流驱动输出模块；其中，可调电压输出级单元，负责根据电平偏移模拟信号对第一模拟信号进行电平偏移并进行可调放大以产生第二模拟信号；大电流驱动输出模块，负责根据第二模拟信号的电压和负载的实际电阻适配电流输出范围，包括并联的多个电流输出单元，每个所述电流输出单元的输入端与可调电压输出级单元的输出端连接，每个所述电流输出单元的输出端与负载连接，每个电流输出单元具有预设的电流输出范围，大电流驱动输出模块对负载的电流输出范围为多个电流输出单元的电流输出范围之和。
-
公开(公告)号：CN117278043A
公开(公告)日：2023-12-22
申请号：CN202311353671.1
申请日：2023-10-19
Applicant: 无锡芯光互连技术研究院有限公司
Abstract: 本发明公开了一种大电流驱动可调输出电压范围的数模转换电路，涉及数模转换电路领域，其技术方案要点是：包括串行接口、数模转换模块、可调电压输出模块和大电流驱动输出模块；其中，可调电压输出级单元，负责根据电平偏移模拟信号对第一模拟信号进行电平偏移并进行可调放大以产生第二模拟信号；大电流驱动输出模块，负责根据第二模拟信号的电压和负载的实际电阻适配电流输出范围，包括并联的多个电流输出单元，每个所述电流输出单元的输入端与可调电压输出级单元的输出端连接，每个所述电流输出单元的输出端与负载连接，每个电流输出单元具有预设的电流输出范围，大电流驱动输出模块对负载的电流输出范围为多个电流输出单元的电流输出范围之和。
-
公开(公告)号：CN119341585A
公开(公告)日：2025-01-21
申请号：CN202411444697.1
申请日：2024-10-16
Applicant: 无锡芯光互连技术研究院有限公司
IPC: H04B1/16
Abstract: 本发明公开了一种数据时钟复用的接收电路、模拟前端处理模块及接收机，包括：输入模块、差分时钟信号输入开关模块、数据信号输入开关模块、多路选择模块、模拟前端处理模块、差分时钟信号输出开关模块、数据信号输出开关模块、第一输出模块和第二输出模块；输入模块通过差分时钟信号输入开关模块与模拟前端处理模块连接；模拟前端处理模块通过差分时钟信号输出开关模块与第一输出模块连接；输入模块通过数据信号输入开关模块与多路选择模块连接；多路选择模块与模拟前端处理模块连接；模拟前端处理模块通过数据信号输出开关模块与第二输出模块连接，实现接收差分时钟信号或接收数据信号，提高接收电路的时钟通路和数据通路的通用性以及兼容性。
-
公开(公告)号：CN118426541A
公开(公告)日：2024-08-02
申请号：CN202410890113.7
申请日：2024-07-04
Applicant: 无锡芯光互连技术研究院有限公司
Abstract: 本发明涉及一种高精度时钟同步的多芯粒系统。其包括至少一个第一类芯粒以及若干个第二类芯粒，一个第二类芯粒与所连接的第一类芯粒间形成时钟同步芯粒单元；对任一时钟同步芯粒单元，第一类芯粒内的第一延时锁相环与第二类芯粒内的第二延时锁相环以及时钟树适配连接，以形成嵌套延时锁相环，经嵌套延时锁相环，使得时钟同步第三信号、时钟树信号相应的时钟信号与时钟源信号的相位相一致。本发明通过嵌套延时锁相环可实现芯粒间的时钟同步，通过进一步消除传输线延，提高芯粒之间时钟相位同步的精度与可靠性。
-
-
-
-
-
Search Results
6
records
(took 0.042 seconds)
