公开(公告)号：CN102930008A

公开(公告)日：2013-02-13

申请号：CN201210423150.4

申请日：2012-10-29

Applicant: 无锡江南计算技术研究所

Inventor： 高红光 ,  丁亚军 ,  过锋 ,  郑方 ,  唐勇 ,  任秀江 ,  陈彦庭

IPC: G06F17/30

Abstract: 一种向量查表方法以及处理器。第一多次查表指令字段用于标示向量查表操作，第二、第三多次查表指令字段为源操作数寄存器的索引号，第四多次查表指令字段为目标寄存器的索引号。第二多次查表指令字段指定的寄存器内容为查询基地址，第三多次查表指令字段指定的寄存器内容包含多个待查向量元素相对于查询基地址的偏移值，第四多次查表指令字段指定存放最终查询结果的单个目标寄存器。参照第三多次查表指令字段指定的寄存器内容的拼接格式，拼接成向量查表结果，写入第四多次查表指令字段指定的目标寄存器。待查向量元素偏移值在第三多次查表指令字段指定的寄存器中的位置，规定了对应元素最终在第四多次查表指令字段指定的目标寄存器中的位置。

公开(公告)号：CN102880770A

公开(公告)日：2013-01-16

申请号：CN201210420775.5

申请日：2012-10-29

Applicant: 无锡江南计算技术研究所

Inventor： 任秀江 ,  卢宏生 ,  郑卫华 ,  张清波 ,  王梦嘉 ,  陈彦庭 ,  施晶晶

IPC: G06F17/50

Abstract: 一种基于宏指令队列的CPU访存序列仿真模型，包括：指令缓冲模块，其包括与CPU内部的Cache不命中请求悬挂缓冲个数数量相同的指令缓冲，发出的指令利用冗余域携带有所在指令缓冲的缓冲号，以便根据响应原样返回的该指令缓冲号进行正确性检查；二级Cache和淘汰缓冲模块，用于模拟二级Cache和淘汰缓冲的操作，并对二次请求和响应的合法性进行检查；二次请求处理模块，用于模拟对二次请求的处理功能，接收二次请求，并返回相应类型的应答；流控模块，用于模拟一次请求队列和响应队列的流控功能；指令调度模块，用于从多个指令缓冲中调度一个指令执行；指令译码模块，用于执行指令缓冲指令格式到CPU和一致性协议硬件之间的逻辑接口的格式包的转换。

公开(公告)号：CN102930008B

公开(公告)日：2015-10-07

申请号：CN201210423150.4

申请日：2012-10-29

Applicant: 无锡江南计算技术研究所

Inventor： 高红光 ,  丁亚军 ,  过锋 ,  郑方 ,  唐勇 ,  任秀江 ,  陈彦庭

IPC: G06F17/30

Abstract: 一种向量查表方法。第一多次查表指令字段用于标示向量查表操作，第二、第三多次查表指令字段为源操作数寄存器的索引号，第四多次查表指令字段为目标寄存器的索引号。第二多次查表指令字段指定的寄存器内容为查询基地址，第三多次查表指令字段指定的寄存器内容包含多个待查向量元素相对于查询基地址的偏移值，第四多次查表指令字段指定存放最终查询结果的单个目标寄存器。参照第三多次查表指令字段指定的寄存器内容的拼接格式，拼接成向量查表结果，写入第四多次查表指令字段指定的目标寄存器。待查向量元素偏移值在第三多次查表指令字段指定的寄存器中的位置，规定了对应元素最终在第四多次查表指令字段指定的目标寄存器中的位置。

公开(公告)号：CN102880770B

公开(公告)日：2014-12-24

申请号：CN201210420775.5

申请日：2012-10-29

Applicant: 无锡江南计算技术研究所

Inventor： 任秀江 ,  卢宏生 ,  郑卫华 ,  张清波 ,  王梦嘉 ,  陈彦庭 ,  施晶晶

IPC: G06F17/50

Abstract: 一种基于宏指令队列的CPU访存序列仿真模型，包括：指令缓冲模块，其包括与CPU内部的Cache不命中请求悬挂缓冲个数数量相同的指令缓冲，发出的指令利用冗余域携带有所在指令缓冲的缓冲号，以便根据响应原样返回的该指令缓冲号进行正确性检查；二级Cache和淘汰缓冲模块，用于模拟二级Cache和淘汰缓冲的操作，并对二次请求和响应的合法性进行检查；二次请求处理模块，用于模拟对二次请求的处理功能，接收二次请求，并返回相应类型的应答；流控模块，用于模拟一次请求队列和响应队列的流控功能；指令调度模块，用于从多个指令缓冲中调度一个指令执行；指令译码模块，用于执行指令缓冲指令格式到CPU和一致性协议硬件之间的逻辑接口的格式包的转换。

公开(公告)号：CN102880467B

公开(公告)日：2016-06-08

申请号：CN201210325660.8

申请日：2012-09-05

Applicant: 无锡江南计算技术研究所

Inventor： 卢宏生 ,  王梦嘉 ,  郑卫华 ,  韩娇 ,  张清波 ,  陈彦庭 ,  唐勇

IPC: G06F9/44 ,  G06F15/167

Abstract: 本发明提供了一种Cache一致性协议验证方法以及多核处理器系统。根据本发明的Cache一致性协议验证方法包括：在监视器内设置多个队列，每个队列包括多个单元，用于记录尚未处理完毕的所有一次请求；将所有地址相关的请求按照其进入一致性处理部件的顺序依次保存在同一个队列的单元内；利用每个单元独立跟踪所记录请求的行为状态。根据本发明的基于监视器的Cache一致性协议验证方法能够根据Cache一致性协议对访存地址相关的请求保证按序处理的特性，采用一个监视器对Cache一致性处理部件的协议级行为进行精准监测，可以实现对每一个请求包的行为精确监测；通过调整监视器内的内容，使得Cache一致性协议验证方法适用于各种一致性协议的验证。

公开(公告)号：CN102880467A

公开(公告)日：2013-01-16

申请号：CN201210325660.8

申请日：2012-09-05

Applicant: 无锡江南计算技术研究所

Inventor： 卢宏生 ,  王梦嘉 ,  郑卫华 ,  韩娇 ,  张清波 ,  陈彦庭 ,  唐勇

IPC: G06F9/44 ,  G06F15/167

Abstract: 本发明提供了一种Cache一致性协议验证方法以及多核处理器系统。根据本发明的Cache一致性协议验证方法包括：在监视器内设置多个队列，每个队列包括多个单元，用于记录尚未处理完毕的所有一次请求；将所有地址相关的请求按照其进入一致性处理部件的顺序依次保存在同一个队列的单元内；利用每个单元独立跟踪所记录请求的行为状态。根据本发明的基于监视器的Cache一致性协议验证方法能够根据Cache一致性协议对访存地址相关的请求保证按序处理的特性，采用一个监视器对Cache一致性处理部件的协议级行为进行精准监测，可以实现对每一个请求包的行为精确监测；通过调整监视器内的内容，使得Cache一致性协议验证方法适用于各种一致性协议的验证。