公开(公告)号：CN115357213A

公开(公告)日：2022-11-18

申请号：CN202210998529.1

申请日：2022-08-19

Applicant: 无锡江南计算技术研究所

Inventor： 吴铁彬 ,  石嵩 ,  谭弘兵 ,  孙红辉 ,  赵晓东

IPC: G06F7/498

Abstract: 本发明提供一种支持累加结果连续写入的累加器硬件实现方法及装置，属于高性能微处理器设计技术领域。该方法包括如下步骤：S1：基于本次累加结果对应的使能位在累加器中确定本次累加结果写入的起始条目；S2：从起始条目开始依序将本次累加结果写入累加器中；S3：获取本次累加结果写入的结束条目，基于结束条目获取本次的锁存条目；S4：锁存本次的锁存条目。本发明在编程时程序员可以基于使能位实现累加结果连续写入功能，就不必手动计算本次写入的累加器缓冲地址，因此可以降低编程的复杂性以及计算地址时出错的可能性，提高编程效率。

公开(公告)号：CN113342669B

公开(公告)日：2022-12-30

申请号：CN202110692255.9

申请日：2021-06-22

Applicant: 无锡江南计算技术研究所

Inventor： 宁永波 ,  朱巍 ,  赵晓东 ,  谢军 ,  马亚楠

IPC: G06F11/36

Abstract: 本发明公开了一种缩短芯片代码覆盖率收敛时间的验证方法及装置，该方法包括通过预设的激励回归对芯片代码进行仿真计算，确定无覆盖率的待测点；接收第一操作指令，基于所述第一操作指令编写待测点对应的断言，断言用以表征待测点所表示的输入状态无法达到；构建形式化环境，在形式化环境中运行断言，判断断言的运行结果；根据运行结果反向补充待测点的输入状态假设，并基于输入状态假设生成测试激励进行仿真验证。本发明实现了通过形式化验证工具构建形式化环境来进行断言证明，基于断言证明结果产生作为输入状态假设的反例，进而形成测试激励，从而减少芯片代码验证过程中与设计人员的交流时间，且缩短了芯片代码验证过程中的覆盖率收敛时间。

公开(公告)号：CN113342669A

公开(公告)日：2021-09-03

申请号：CN202110692255.9

申请日：2021-06-22

Applicant: 无锡江南计算技术研究所

Inventor： 宁永波 ,  朱巍 ,  赵晓东 ,  谢军 ,  马亚楠

IPC: G06F11/36

Abstract: 本发明公开了一种缩短芯片代码覆盖率收敛时间的验证方法及装置，该方法包括通过预设的激励回归对芯片代码进行仿真计算，确定无覆盖率的待测点；接收第一操作指令，基于所述第一操作指令编写待测点对应的断言，断言用以表征待测点所表示的输入状态无法达到；构建形式化环境，在形式化环境中运行断言，判断断言的运行结果；根据运行结果反向补充待测点的输入状态假设，并基于输入状态假设生成测试激励进行仿真验证。本发明实现了通过形式化验证工具构建形式化环境来进行断言证明，基于断言证明结果产生作为输入状态假设的反例，进而形成测试激励，从而减少芯片代码验证过程中与设计人员的交流时间，且缩短了芯片代码验证过程中的覆盖率收敛时间。