-
公开(公告)号：CN105471848B
公开(公告)日：2018-07-03
申请号：CN201510789678.7
申请日：2015-11-17
Applicant: 无锡江南计算技术研究所
IPC: H04L29/06
Abstract: 本发明提供了一种以太网控制器安全增强设计方法。在加解密模式下，使得以太网控制器执行下述操作：通过AMBA总线接口模块与外部主机系统进行控制流和数据流通信；通过DMA引擎模块分别实现发送和接收方向用于不同总线访问配置的数据的传输；通过协议过滤封装模块分别对发送和接收方向的以太网帧数据进行解析和过滤，将需要加解密的链路层或者网络层协议数据发往数据加解密模块，并对返回的数据重新封装；通过数据加解密模块采用硬件算法处理数据；通过MAC事务模块发送和接收数据缓冲；通过PHY接口模块与外部PHY芯片进行数据通信。
-
公开(公告)号：CN102035791A
公开(公告)日：2011-04-27
申请号：CN200910057962.X
申请日：2009-09-28
Applicant: 无锡江南计算技术研究所
IPC: H04L29/06
Abstract: 一种消息传输方法及装置、消息发送及接收装置。所述消息传输方法包括：基于消息发送/接收模式分别配置消息传输的源节点、目标节点的通信协议；当消息传输的源节点和消息传输网络的通信协议不相同时，将消息拆包解析，以消息传输网络对应的通信协议格式重新组包后发送至消息传输网络；当消息传输的消息传输网络和目标节点的通信协议不相同时，将消息拆包解析，以消息传输的目标节点对应的通信协议格式重新组包后发送至目标节点。所述消息传输方法及装置、消息发送及接收装置支持自定义协议和例如PCI-X等标准协议，使得不同通信协议的节点均可通过统一的定制网络进行高效通信，提高了通信功能集成度，缩减了研发及使用成本。
-
公开(公告)号：CN105354167B
公开(公告)日：2018-01-19
申请号：CN201510790131.9
申请日：2015-11-17
Applicant: 无锡江南计算技术研究所
IPC: G06F13/42
Abstract: 本发明提供了一种PCI桥次级总线复位的缓冲排空方法，包括：在PCI桥收到上层系统的PCI桥次级总线复位命令后，使得PCI桥次级总线端的所有逻辑复位，使得PCI桥的PCI配置寄存器中的三级总线寄存器不复位，而且使得该三级总线寄存器只接收系统上电复位控制，同时使得PCI桥的CPL请求接收缓冲只接收上电复位控制，并且使得PCI桥次级总线端的接收向量仲裁器在复位期间不仲裁任何请求。
-
公开(公告)号：CN105354167A
公开(公告)日：2016-02-24
申请号：CN201510790131.9
申请日：2015-11-17
Applicant: 无锡江南计算技术研究所
IPC: G06F13/42
CPC classification number: G06F13/4221 , G06F2213/0024
Abstract: 本发明提供了一种PCI桥次级总线复位的缓冲排空方法，包括：在PCI桥收到上层系统的PCI桥次级总线复位命令后，使得PCI桥次级总线端的所有逻辑复位，使得PCI桥的PCI配置寄存器中的三级总线寄存器不复位，而且使得该三级总线寄存器只接收系统上电复位控制，同时使得PCI桥的CPL请求接收缓冲只接收上电复位控制，并且使得PCI桥次级总线端的接收向量仲裁器在复位期间不仲裁任何请求。
-
公开(公告)号：CN102880587B
公开(公告)日：2014-12-24
申请号：CN201210380598.2
申请日：2012-10-09
Applicant: 无锡江南计算技术研究所
Abstract: 一种基于嵌入式加速核心的独立显卡架构包括加速部件、互连总线和传输部件。显示控制器用于将显示存储器中像素数据输出至显示装置；图形处理器用于对图形类任务进行加速；视频加速器用于对视频和图像数据进行编解码操作。IO配置总线用于转发外部访问各部件的IO请求，以及对显示存储器数据的直接访问；数据传输总线用于转发各部件对主存储器数据的直接访问请求。接口转换器用于实现独立显卡内总线协议与独立显卡外系统接口的协议转换；直接存储访问控制器用于实现主存储器和显示存储器之间数据批量传输；存储控制器用于管理各部件对显示存储器数据的访问；路由部件分别用于将数据访问请求路由至所述显示存储器和所述主存储器。
-
Patent Agency Ranking
公开(公告)号：CN102857518A
公开(公告)日：2013-01-02
申请号：CN201210372405.9
申请日：2012-09-28
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种PCIE设备之间的PIPE接口直接连接方法和系统。根据本发明的PCIE设备之间的PIPE接口直接连接方法包括：将第一PCIE设备和第二PCIE设备通过PIPE直连控制模块连接；其中所述第一PCIE设备和所述第二PCIE设备均通过除了与物理编码子层PCS和物理媒介适配层PMA的物理特性相关的三个信号之外的标准PIPE2.0协议来与所述PIPE直连控制模块进行信号连接。所述PIPE直连控制模块通过控制逻辑向所述第一PCIE设备和所述第二PCIE设备提供控制信号，所述控制信号与物理编码子层和物理媒介适配层给介质访问控制层的控制信号完全相同。
-
公开(公告)号：CN105373663B
公开(公告)日：2018-06-26
申请号：CN201510790736.8
申请日：2015-11-17
Applicant: 无锡江南计算技术研究所
IPC: G06F17/50
Abstract: 本发明提供了一种带条目占用指示的异步缓冲实现方法，包括：提供一个通用异步缓冲；然后在所述异步缓冲的设计中增加一个输出端口，用于输出一个基于读时钟域的缓冲已占用条目的指针；异步接口的读方根据所述指针的值判断异步缓冲中已经写进的条目的数量；异步接口的读方基于异步缓冲中已经写进的条目的数量，可根据需要，动态地设定存储转发阈值。
-
公开(公告)号：CN105389275B
公开(公告)日：2018-02-06
申请号：CN201510790581.8
申请日：2015-11-17
Applicant: 无锡江南计算技术研究所
IPC: G06F13/28 , G06F13/364 , G06F13/24
Abstract: 本发明提供了一种基于AMBA架构的虚拟PCIe‑PCI桥接系统，包括：配置读写模块、中断模块、IO请求模块、IO响应模块、DMA请求模块、DMA响应模块、AMBA路由表模块以及PCIe‑PCI桥接口模块。
-
公开(公告)号：CN105471848A
公开(公告)日：2016-04-06
申请号：CN201510789678.7
申请日：2015-11-17
Applicant: 无锡江南计算技术研究所
IPC: H04L29/06
CPC classification number: H04L63/16 , H04L63/0236 , H04L63/0428
Abstract: 本发明提供了一种以太网控制器安全增强设计方法。在加解密模式下，使得以太网控制器执行下述操作：通过AMBA总线接口模块与外部主机系统进行控制流和数据流通信；通过DMA引擎模块分别实现发送和接收方向用于不同总线访问配置的数据的传输；通过协议过滤封装模块分别对发送和接收方向的以太网帧数据进行解析和过滤，将需要加解密的链路层或者网络层协议数据发往数据加解密模块，并对返回的数据重新封装；通过数据加解密模块采用硬件算法处理数据；通过MAC事务模块发送和接收数据缓冲；通过PHY接口模块与外部PHY芯片进行数据通信。
-
公开(公告)号：CN105373663A
公开(公告)日：2016-03-02
申请号：CN201510790736.8
申请日：2015-11-17
Applicant: 无锡江南计算技术研究所
IPC: G06F17/50
CPC classification number: G06F17/5068
Abstract: 本发明提供了一种带条目占用指示的异步缓冲实现方法，包括：提供一个通用异步缓冲；然后在所述异步缓冲的设计中增加一个输出端口，用于输出一个基于读时钟域的缓冲已占用条目的指针；异步接口的读方根据所述指针的值判断异步缓冲中已经写进的条目的数量；异步接口的读方基于异步缓冲中已经写进的条目的数量，可根据需要，动态地设定存储转发阈值。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.028 seconds)
