-
公开(公告)号：CN110674614B
公开(公告)日：2023-04-07
申请号：CN201910864147.8
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F30/392
Abstract: 本发明提供一种基于RX MASK中心点阵的信号眼图分析方法，涉及存储系统工程化技术领域，包括以下步骤：S1：获取存储数据信号仿真眼图；S2：自定义有效Rx MASK规格尺寸；S3：统计有效Rx MASK中心点阵；S4：基于MASK中心点阵对存储信号眼图进行分析评价；S5：获得最佳中心点以及摆幅裕量和时序裕量。本发明一种基于RX MASK中心点阵的信号眼图分析方法优选互连拓扑参数，优化访存信号通道，量化存储数据信号眼图质量评判标准，并确保存储系统有充分的设计裕量，还可以模拟训练机制的作业过程，根据摆幅和时序优先级权重配比，选择最恰当的中心点，计算对应的摆幅裕量、时序裕量。
-
公开(公告)号：CN113255286B
公开(公告)日：2022-11-15
申请号：CN202110446999.2
申请日：2021-04-25
Applicant: 无锡江南计算技术研究所
IPC: G06F30/398
Abstract: 本发明提供一种孔线阻抗匹配的高速信号反盘设计方法，涉及集成电路设计技术领域，包括以下步骤：S1：获取高速传输链路阻抗范围以及步进值；S2：初始化目标阻抗值为最大阻抗值；S3：搭建目标阻抗值下的差分过孔和差分传输线模型；S4：计算该目标阻抗值下的最优反盘图形设计和差分传输线的总插入损耗值；S5：判断目标阻抗值是否大于最小阻抗值；若是，则将目标阻抗值减小步进值，并返回S3；反则执行S6；S6：对比所有目标阻抗下的总插入损耗值，选取总插入损耗值最小时的高速过孔结构作为反盘最优结构。本发明合理有效，结合工程设计要求和实际工艺能力，综合考虑多维参数，实现高速信号传输线阻抗与孔阻抗整体优化，确定传输线结构和高速过孔反盘设计图形，降低回波损耗，最终有效提升高速信号链路的传输性能。
-
Patent Agency Ranking
公开(公告)号：CN110674614A
公开(公告)日：2020-01-10
申请号：CN201910864147.8
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F30/392
Abstract: 本发明提供一种基于RX MASK中心点阵的信号眼图分析方法，涉及存储系统工程化技术领域，包括以下步骤：S1：获取存储数据信号仿真眼图；S2：自定义有效Rx MASK规格尺寸；S3：统计有效Rx MASK中心点阵；S4：基于MASK中心点阵对存储信号眼图进行分析评价；S5：获得最佳中心点以及摆幅裕量和时序裕量。本发明一种基于RX MASK中心点阵的信号眼图分析方法优选互连拓扑参数，优化访存信号通道，量化存储数据信号眼图质量评判标准，并确保存储系统有充分的设计裕量，还可以模拟训练机制的作业过程，根据摆幅和时序优先级权重配比，选择最恰当的中心点，计算对应的摆幅裕量、时序裕量。
-
公开(公告)号：CN113125855B
公开(公告)日：2023-02-28
申请号：CN202110447068.4
申请日：2021-04-25
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供一种印制板差分信号线阻抗测量方法，涉及印制电路板技术领域，包括以下步骤：S1：判断被测量分线是否在电路板表层，是则垫高放置测试台上；反则直接放置测试台上；S2：使用连接至TDR测试机的差分探头，获取检测波形曲线；S3：判断被测差分线前端是否为BGA或者连接器引出区域，是则执行S4；反则执行S5；S4：得到避开时间值，检测波形曲线的前避开时间值内的曲线为无效曲线；S5：获取有效曲线中的前预定长度值内的阻抗值曲线，取平均值。本发明合理有效，综合考虑高速信号本身高频特性对阻抗测量精度的影响，并有效克服信号频率、温度、材质以及差分线连接区域的影响，可以精确有效的获取印制板差分信号线阻抗。
-
公开(公告)号：CN113255286A
公开(公告)日：2021-08-13
申请号：CN202110446999.2
申请日：2021-04-25
Applicant: 无锡江南计算技术研究所
IPC: G06F30/398
Abstract: 本发明提供一种孔线阻抗匹配的高速信号反盘设计方法，涉及集成电路设计技术领域，包括以下步骤：S1：获取高速传输链路阻抗范围以及步进值；S2：初始化目标阻抗值为最大阻抗值；S3：搭建目标阻抗值下的差分过孔和差分传输线模型；S4：计算该目标阻抗值下的最优反盘图形设计和差分传输线的总插入损耗值；S5：判断目标阻抗值是否大于最小阻抗值；若是，则将目标阻抗值减小步进值，并返回S3；反则执行S6；S6：对比所有目标阻抗下的总插入损耗值，选取总插入损耗值最小时的高速过孔结构作为反盘最优结构。本发明合理有效，结合工程设计要求和实际工艺能力，综合考虑多维参数，实现高速信号传输线阻抗与孔阻抗整体优化，确定传输线结构和高速过孔反盘设计图形，降低回波损耗，最终有效提升高速信号链路的传输性能。
-
公开(公告)号：CN113125855A
公开(公告)日：2021-07-16
申请号：CN202110447068.4
申请日：2021-04-25
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供一种印制板差分信号线阻抗测量方法，涉及印制电路板技术领域，包括以下步骤：S1：判断被测量分线是否在电路板表层，是则垫高放置测试台上；反则直接放置测试台上；S2：使用连接至TDR测试机的差分探头，获取检测波形曲线；S3：判断被测差分线前端是否为BGA或者连接器引出区域，是则执行S4；反则执行S5；S4：得到避开时间值，检测波形曲线的前避开时间值内的曲线为无效曲线；S5：获取有效曲线中的前预定长度值内的阻抗值曲线，取平均值。本发明合理有效，综合考虑高速信号本身高频特性对阻抗测量精度的影响，并有效克服信号频率、温度、材质以及差分线连接区域的影响，可以精确有效的获取印制板差分信号线阻抗。
-
公开(公告)号：CN113113822A
公开(公告)日：2021-07-13
申请号：CN202110447000.6
申请日：2021-04-25
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供一种正交与非正交背板混合互连方法，涉及计算机系统技术领域，包括以下步骤：S1：中板的前侧通过第一和第二连接器分别连接至第一和第二水平板；S2：中板的后侧通过第三和第四连接器分别连接至第一和第二垂直板；S3：将每一个连接器均分成多个差分对；S4：将第一/二连接器和第三/四连接器错列设置；S5：将第一/二连接器和第三/四连接器重叠部分通过信号孔直连；S6：将不重叠部分通过背板印制线连接。本发明合理有效，通过间接正交连接器的错列排布设计使用，既实现中板前后芯片载板的正交互连，也实现了中板前后无法正交的芯片载板之间的背板互连，该使用方法减少了连接器型号种类，提高了系统可靠性。
-
-
-
-
-
-
Search Results
7
records
(took 0.021 seconds)
