18颗粒任意位宽存储接口的单颗粒容错方法

    公开(公告)号:CN102929742A

    公开(公告)日:2013-02-13

    申请号:CN201210423061.X

    申请日:2012-10-29

    Abstract: 一种18颗粒任意位宽存储接口的单颗粒容错方法,包括:采用256+32编码形式的纠错编码矩阵,并采用数据纵向积累校验字的方式进行校验;其中,纠错编码矩阵包括288行32列,其中纠错编码矩阵自上而下分为18个子矩阵,每个子矩阵包括16行32列;其中,在用Hi表示纠错编码矩阵的第i行、用Erj和Eri以及Ebi和Ebj表示单位矩阵情况下,纠错编码矩阵H满足以下3个条件:第一,任意子矩阵内各行向量线性不相关;第二,任意两个子矩阵满足Hi*Eri!=Hj*Erj(i!=j),Erj和Eri的取值范围为{1,2,3,4,5,6,…255};第三,任意三个子矩阵满足Hi*Ebi+Hj*Ebj!=Hk*Erk(i!=j),Ebi,Ebj取值范围为{1,2,4,8,16,32,…128}。本发明提供了一种能够针对18片任意位宽颗粒的存储接口提供单颗粒容错能力、且能高效检出双颗粒故障的单颗粒容错方法。

    存储器的访存控制装置及方法、处理器及北桥芯片

    公开(公告)号:CN103377154A

    公开(公告)日:2013-10-30

    申请号:CN201210125461.2

    申请日:2012-04-25

    Abstract: 一种存储器的访存控制装置及方法、处理器及北桥芯片。所述存储器的访存控制装置,包括:请求解析单元,用于将访存请求解析成操作命令序列,所述操作命令序列包括若干操作命令;仲裁单元,用于按仲裁条件对所述操作命令序列中的操作命令进行仲裁,以将操作命令发送至所述存储器。相对于现有技术,本发明技术方案通过请求解析单元并行地发送操作命令序列,并利用第一时序约束、第二时序约束和第三时序约束控制发送同一操作命令序列中的当前操作命令和与所述当前操作命令相邻的前一操作命令之间的时间间隔,不仅可以并行访问多个存储体,而且能够并行访问多个存储体组,实现了多维并行访存,显著缩短访存请求的平均处理时间,提高系统整体访存性能。

    片上网络及其通信控制器

    公开(公告)号:CN103036818A

    公开(公告)日:2013-04-10

    申请号:CN201110300240.X

    申请日:2011-09-30

    Abstract: 一种片上网络及其通信控制器。所述片上网络的通信控制器包括至少一个仲裁模块以及至少一个通路选择模块,所述仲裁模块用于对源方片上处理器发送的控制队列中的控制信息进行仲裁,以产生仲裁结果;所述通路选择模块用于在接收到所述仲裁结果后,打开源方片上处理器与目标方片上处理器之间的信息通路;其中,发送控制信息的片上处理器为源方片上处理器,接收数据信息的片上处理器为目标方片上处理器。本发明有效地提高了片上网络的数据传输效率,实现了数据信息的流水传输,并且不需要设置对数据信息进行缓存的存储器,因而减小了芯片的面积,降低了片上网络数据传输的硬件代价。

    一种面向高阶路由器芯片的嵌入式功能自测试方法及装置

    公开(公告)号:CN110912765B

    公开(公告)日:2021-08-10

    申请号:CN201910862946.1

    申请日:2019-09-12

    Abstract: 一种面向高阶路由器芯片的嵌入式功能自测试方法及装置,属于高性能计算机体系结构技术领域。本发明的方法包括:通过源路由器芯片的网络管理端口发送自测试包至网络上;自测试包根据设定的路径信息或者目标信息在网络上传输;通过目标路由器芯片的网络管理端口接收自测试包,并对自测试包进行合法性和完备性检查。本发明的装置设于路由器芯片的网络管理端口,包括自测试包组包模块,用于生成自测试包,并将自测试包发送至网络上;自测试包接收检测模块,用于接收自测试包,并对自测试包进行合法性和完备性检查。本发明简洁高效,能够在占用路由器芯片面积尽可能小的情况下实现对路由器功能的测试。

    存储器的访存控制装置及方法、处理器及北桥芯片

    公开(公告)号:CN103377154B

    公开(公告)日:2016-04-13

    申请号:CN201210125461.2

    申请日:2012-04-25

    Abstract: 一种存储器的访存控制装置及方法、处理器及北桥芯片。所述存储器的访存控制装置,包括:请求解析单元,用于将访存请求解析成操作命令序列,所述操作命令序列包括若干操作命令;仲裁单元,用于按仲裁条件对所述操作命令序列中的操作命令进行仲裁,以将操作命令发送至所述存储器。相对于现有技术,本发明技术方案通过请求解析单元并行地发送操作命令序列,并利用第一时序约束、第二时序约束和第三时序约束控制发送同一操作命令序列中的当前操作命令和与所述当前操作命令相邻的前一操作命令之间的时间间隔,不仅可以并行访问多个存储体,而且能够并行访问多个存储体组,实现了多维并行访存,显著缩短访存请求的平均处理时间,提高系统整体访存性能。

    仲裁方法和仲裁器
    8.
    发明授权

    公开(公告)号:CN101471856B

    公开(公告)日:2011-01-12

    申请号:CN200710160665.9

    申请日:2007-12-26

    Abstract: 一种仲裁方法和仲裁器。所述仲裁方法包括:对于有年龄超时的端口请求的输入端口,仅将所述输入端口的年龄超时的端口请求设置为有效的端口请求;对于没有年龄超时的端口请求的输入端口,将所述输入端口的所有端口请求设置为有效的端口请求;若最大年龄方式没有超时或者顺序轮转方式超时,将优先级指针指向与年龄最大的端口请求对应的仲裁单元所在的优先级组;若最大年龄方式超时并且顺序轮转方式没有超时,将优先级指针轮流指向各优先级组;根据所述优先级指针对有效的端口请求进行仲裁。所述仲裁方法和仲裁器可以解决波阵仲裁中存在的“饥饿”问题,改善仲裁性能。

    一种面向高阶路由器芯片的嵌入式功能自测试方法及装置

    公开(公告)号:CN110912765A

    公开(公告)日:2020-03-24

    申请号:CN201910862946.1

    申请日:2019-09-12

    Abstract: 一种面向高阶路由器芯片的嵌入式功能自测试方法及装置,属于高性能计算机体系结构技术领域。本发明的方法包括:通过源路由器芯片的网络管理端口发送自测试包至网络上;自测试包根据设定的路径信息或者目标信息在网络上传输;通过目标路由器芯片的网络管理端口接收自测试包,并对自测试包进行合法性和完备性检查。本发明的装置设于路由器芯片的网络管理端口,包括自测试包组包模块,用于生成自测试包,并将自测试包发送至网络上;自测试包接收检测模块,用于接收自测试包,并对自测试包进行合法性和完备性检查。本发明简洁高效,能够在占用路由器芯片面积尽可能小的情况下实现对路由器功能的测试。

    一种基于双滑动窗口的链路重传方法及装置

    公开(公告)号:CN110601799A

    公开(公告)日:2019-12-20

    申请号:CN201910862949.5

    申请日:2019-09-12

    Abstract: 一种基于双滑动窗口的链路重传方法及装置,属于高性能计算机网络领域链路层设计技术领域。本发明的方法包括:发送方维持一个发送窗口,对每一个进入链路层的数据包分配一个序列号;发送方维持一个重传类型窗口,对每一个进入链路层的数据包分配一个重传类型标记;接收方维持一个接收窗口,根据对接收到的数据包的校验情况,返回肯定或否定应答,以及数据包的序列号和数据包携带的重传类型标记;发送方接收到应答后,若收到肯定应答,则释放已确认的窗口空间;若在一定时间内未收到肯定应答,则从第一个未被肯定应答的数据包开始重传。本发明有效解决了应答包丢失、连续重传带来的应答不明确等问题,可及时正确启动重传,提高链路利用率。

Patent Agency Ranking