公开(公告)号：CN102890961B

公开(公告)日：2015-08-12

申请号：CN201210372431.1

申请日：2012-09-28

Applicant: 无锡江南计算技术研究所

Inventor： 王彦辉 ,  刘耀 ,  贾福桢 ,  金利峰 ,  李滔 ,  周培峰

IPC: G11C11/413

Abstract: 一种存储体结构。在印制板正面并排布置九个正面存储体单元：正面第一存储体单元、正面第二存储体单元、正面第三存储体单元、正面第四存储体单元、正面第五存储体单元、正面第六存储体单元、正面第七存储体单元、正面第八存储体单元、正面第九存储体单元。在印制板反面与正面存储体单元对应的位置处并排布置九个反面存储体单元：反面第一存储体单元、反面第二存储体单元、反面第三存储体单元、反面第四存储体单元、反面第五存储体单元、反面第六存储体单元、反面第七存储体单元、反面第八存储体单元、反面第九存储体单元。印制板的正面安装的九个正面存储体单元属于第一路存控。印制板的反面安装的九个反面存储体单元属于第二路存控。

公开(公告)号：CN102890961A

公开(公告)日：2013-01-23

申请号：CN201210372431.1

申请日：2012-09-28

Applicant: 无锡江南计算技术研究所

Inventor： 王彦辉 ,  刘耀 ,  贾福桢 ,  金利峰 ,  李滔 ,  周培峰

IPC: G11C11/413

Abstract: 一种存储体结构。在印制板正面并排布置九个正面存储体单元：正面第一存储体单元、正面第二存储体单元、正面第三存储体单元、正面第四存储体单元、正面第五存储体单元、正面第六存储体单元、正面第七存储体单元、正面第八存储体单元、正面第九存储体单元。在印制板反面与正面存储体单元对应的位置处并排布置九个反面存储体单元：反面第一存储体单元、反面第二存储体单元、反面第三存储体单元、反面第四存储体单元、反面第五存储体单元、反面第六存储体单元、反面第七存储体单元、反面第八存储体单元、反面第九存储体单元。印制板的正面安装的九个正面存储体单元属于第一路存控。印制板的反面安装的九个反面存储体单元属于第二路存控。

公开(公告)号：CN102867100A

公开(公告)日：2013-01-09

申请号：CN201210380056.5

申请日：2012-10-09

Applicant: 无锡江南计算技术研究所

Inventor： 李滔 ,  王玲秋 ,  郑浩 ,  王彦辉 ,  吕春阳 ,  周培峰

IPC: G06F17/50

Abstract: 本发明提供了一种印制板CAD布局方法。根据本发明的印制板CAD布局方法包括：第一步骤：建立待布局印制板的板框，并加载待布局印制板的线网；第二步骤：对待布局印制板进行布局分析，以便对待布局印制板进行功能模块划分，从而将待布局印制板的布局划分成多个功能模块；第三步骤：判断多个功能模块中是否存在相同功能模块；在第三步骤的判定结果为肯定的情况下，执行第四步骤：针对所述相同功能模块建立复用模块原型，其中，所述复用模块原型在印制板实现了单个相同功能模块的布局；在第四步骤之后执行第五步骤：通过利用所述复用模块原型作为所述相同功能模块的局部布局结构，对待布局印制板进行布局。

公开(公告)号：CN102857210A

公开(公告)日：2013-01-02

申请号：CN201210374988.9

申请日：2012-09-28

Applicant: 无锡江南计算技术研究所

Inventor： 贾福桢 ,  金利峰 ,  吕春阳 ,  刘耀 ,  王彦辉 ,  周培峰

IPC: H03K19/0175

Abstract: 不同电压标准LVCMOS信号直接互连方法包括：将第一芯片的具有第一电压标准的输出信号依次通过第一缓冲电路、第一分压电阻器、传输线路、第二缓冲电路，输入至第二芯片的具有第二电压标准的LVCMOS接口，第一电压标准小于第二电压标准；将第二分压电阻器的第一端连接至输出电压值等于第二电压标准的电源，将第二分压电阻器的第二端连接至第二缓冲电路的输入端；将第三芯片的具有第二电压标准的输出信号依次通过第三缓冲电路、第二分压电阻器、传输线路、第一分压电阻器、第四缓冲电路，输入至第四芯片的具有第一电压标准的LVCMOS接口；将第四分压电阻器的第一端连接至输出电压值等于第一电压标准的电源，将第四分压电阻器的第二端连接至第四缓冲电路的输入端。