存储器模块,存储器芯片和存储器系统

    公开(公告)号:CN1297902C

    公开(公告)日:2007-01-31

    申请号:CN200310104555.2

    申请日:2003-10-31

    CPC classification number: G11C5/063

    Abstract: 一种存储器模块,其包括至少一个CAR和多个设置的DRAM,以使多个DRAM在模块基底的一个表面和另一表面上彼此相近和相邻。DRAM被分为多个存储器组。这些存储器组的彼此相邻的存储器组彼此配对。这对存储器组中的一个是1阶存储器组,且另一个是2阶存储器组。这对存储器组通过具有有一短的短线的T形分支结构的短线路连接到CAR上。在信号接收侧的存储器组对中的一个执行开放端的职责。该主动终止由在信号非接收侧的存储器组对中另一个的终端电阻执行。于是,本发明的存储器模块的构造使得能够在写入和/或读取高速信号期间减小波形失真并可靠达到存储器容量。

    存储器模块,存储器芯片和存储器系统

    公开(公告)号:CN1499378A

    公开(公告)日:2004-05-26

    申请号:CN200310104555.2

    申请日:2003-10-31

    CPC classification number: G11C5/063

    Abstract: 一种存储器模块,其包括至少一个CAR和多个设置的DRAM,以使多个DRAM在模块基底的一个表面和另一表面上彼此相近和相邻。DRAM被分为多个存储器组。这些存储器组的彼此相邻的存储器组彼此配对。这对存储器组中的一个是1阶存储器组,且另一个是2阶存储器组。这对存储器组通过具有有一短的短线的T形分支结构的短线路连接到CAR上。在信号接收侧的存储器组对中的一个执行开放端的职责。该主动终止由在信号非接收侧的存储器组对中另一个的终端电阻执行。于是,能够减少信号反射。

Patent Agency Ranking