公开(公告)号：CN112071344A

公开(公告)日：2020-12-11

申请号：CN202010910710.3

申请日：2020-09-02

Applicant: 安徽大学

Inventor： 蔺智挺 ,  曹旭龙 ,  占红兰 ,  陈中伟 ,  钮建超 ,  吴秀龙 ,  赵强 ,  彭春雨 ,  卢文娟 ,  黎轩 ,  陈军宁

IPC: G11C11/413

Abstract: 本发明公开了一种用于提高内存内计算线性度和一致性的电路，包括具有双字线的6T SRAM存储阵列、字线控制模块、模式选择模块、时序控制模块、预充模块、电流镜模块、开关模块和缓冲器模块，6T SRAM存储阵列分别与所述预充模块、字线控制模块、缓冲器模块相连接；时序控制模块分别与所述预充模块、开关模块、电流镜模块相连接；电流镜模块与所述缓冲器模块相连接；利用电流镜模块将位线BL上的电压进行钳位，阻止位线BL上的电压降低并镜像单元的读取电流，最后转换为电压再通过所述缓冲器模块输出作为最终的计算结果。上述电路能够实现高线性度和高一致性的内存内计算，从而极大提高了内存内计算的实用性。

公开(公告)号：CN112071344B

公开(公告)日：2023-02-03

申请号：CN202010910710.3

申请日：2020-09-02

Applicant: 安徽大学

Inventor： 蔺智挺 ,  曹旭龙 ,  占红兰 ,  陈中伟 ,  钮建超 ,  吴秀龙 ,  赵强 ,  彭春雨 ,  卢文娟 ,  黎轩 ,  陈军宁

IPC: G11C11/413

Abstract: 本发明公开了一种用于提高内存内计算线性度和一致性的电路，包括具有双字线的6T SRAM存储阵列、字线控制模块、模式选择模块、时序控制模块、预充模块、电流镜模块、开关模块和缓冲器模块，6T SRAM存储阵列分别与所述预充模块、字线控制模块、缓冲器模块相连接；时序控制模块分别与所述预充模块、开关模块、电流镜模块相连接；电流镜模块与所述缓冲器模块相连接；利用电流镜模块将位线BL上的电压进行钳位，阻止位线BL上的电压降低并镜像单元的读取电流，最后转换为电压再通过所述缓冲器模块输出作为最终的计算结果。上述电路能够实现高线性度和高一致性的内存内计算，从而极大提高了内存内计算的实用性。

公开(公告)号：CN111899775A

公开(公告)日：2020-11-06

申请号：CN202010723798.8

申请日：2020-07-24

Applicant: 安徽大学

Inventor： 蔺智挺 ,  钮建超 ,  赵强 ,  彭春雨 ,  卢文娟 ,  吴秀龙 ,  陈军宁

IPC: G11C11/413 ,  G11C11/419

Abstract: 本发明公开了一种可实现多种逻辑功能和BCAM运算的SRAM存储单元电路，包括两个低阈值NMOSFET晶体管NMOS_LVT，记为M3，M4；两个高阈值PMOSFET晶体管PMOS_HVT，记为M1，M2；上拉电源Vdd_Boost与两个晶体管M1,M2的源极电连接，且电源电压高于位线电压；晶体管M1的源极与晶体管M2的源极电连接；晶体管M1的漏极与晶体管M2的栅极、晶体管M3的漏极电连接；晶体管M2的漏极与晶体管M1的栅极、晶体管M4的漏极电连接。该存储单元电路不仅扩展了4T存储结构的逻辑功能，而且减小了存储器的存储面积及功耗。