公开(公告)号：CN115051698B

公开(公告)日：2025-02-18

申请号：CN202210695673.8

申请日：2022-06-20

Applicant: 安徽大学

Inventor： 卢文娟 ,  王丽萍 ,  王志轩 ,  彭春雨 ,  赵强 ,  郝礼才 ,  戴成虎 ,  高珊 ,  吴秀龙 ,  陈军宁

IPC: H03K17/28 ,  H03K17/687

Abstract: 本发明涉及适用于低功耗芯片的延时电路、模块、芯片及延时方法。延时电路包括：缓冲器、级联的N个延时单元、N个漏电单元、N个负载电容。延时单元包括PMOS管PM1和NMOS管NM1，漏电单元包括PMOS管PM5。PM1的栅极和NM1的栅极连接并作为延时单元的输入端，PM1的源极和PM5的栅极连接，NM1的源极、负载电容的下极板和PM5的漏极连接，PM1的漏极、NM1的漏极、PM5的源极和负载电容的上极板连接作为延单元的输出端，缓冲器的输入端连接位于末级的延时单元的输出端。本发明在电压源上电或下电时，通过漏电单元自适应地及时将多余电荷泄放，从而保证正确的延时功能和延时大小。

公开(公告)号：CN115967402A

公开(公告)日：2023-04-14

申请号：CN202211652658.1

申请日：2022-12-21

Applicant: 安徽大学

Inventor： 卢文娟 ,  王丽萍 ,  施琦 ,  包远鑫 ,  王志轩 ,  彭春雨 ,  吴秀龙 ,  蔺智挺

IPC: H03M1/12 ,  H03K5/24 ,  H03K17/687

Abstract: 本发明涉及一种ADC采样电路的开关连接方法及其电路与芯片。所述方法先采样后比较，采样阶段：DAC电路输出端通过采样控制信号控制的开关A1接参考电压VCM，并与比较器的正端相接，比较器的负端通过采样控制信号控制的开关A2连接DAC电路输出端，此时比较器正端电压值等于DAC电路输出端电压值、等于负端电压值，保证采样阶段输入到比较器正端和负端的电压值相等。比较阶段：比较器负端通过比较控制信号控制的开关B1连接参考电压VCM，与正端采集到的输入信号VIN进行比较。本发明保证了比较器的正端和负端的电压值在采样时始终相等，降低采样电路中的偏移误差且不会发生错误翻转现象，提高了采样电路的性能。

公开(公告)号：CN115051698A

公开(公告)日：2022-09-13

申请号：CN202210695673.8

申请日：2022-06-20

Applicant: 安徽大学

Inventor： 卢文娟 ,  王丽萍 ,  王志轩 ,  彭春雨 ,  赵强 ,  郝礼才 ,  戴成虎 ,  高珊 ,  吴秀龙 ,  陈军宁

IPC: H03K17/28 ,  H03K17/687

Abstract: 本发明涉及适用于低功耗芯片的延时电路、模块、芯片及延时方法。延时电路包括：缓冲器、级联的N个延时单元、N个漏电单元、N个负载电容。延时单元包括PMOS管PM1和NMOS管NM1，漏电单元包括PMOS管PM5。PM1的栅极和NM1的栅极连接并作为延时单元的输入端，PM1的源极和PM5的栅极连接，NM1的源极、负载电容的下极板和PM5的漏极连接，PM1的漏极、NM1的漏极、PM5的源极和负载电容的上极板连接作为延单元的输出端，缓冲器的输入端连接位于末级的延时单元的输出端。本发明在电压源上电或下电时，通过漏电单元自适应地及时将多余电荷泄放，从而保证正确的延时功能和延时大小。