公开(公告)号：CN119091943A

公开(公告)日：2024-12-06

申请号：CN202411210019.9

申请日：2024-08-30

Applicant: 安徽大学

Inventor： 蔺智挺 ,  宋小凤 ,  王鑫 ,  李婧怡 ,  宇世辰 ,  李鑫 ,  刘玉 ,  彭春雨 ,  吴秀龙 ,  胡薇 ,  戴成虎 ,  赵强 ,  郝礼才 ,  卢文娟 ,  周永亮

IPC: G11C11/412 ,  H10B10/00 ,  G11C11/418 ,  G11C11/419 ,  G11C15/04

Abstract: 本发明属于集成电路技术领域，具体涉及一种10T‑SRAM单元、双通道读与内容寻址的逻辑电路及其芯片。10T‑SRAM单元由P1～P2和N1～N8构成。其中，P1、P2、N1～N4构成6T存储单元，剩余器件构成配置电路。N5和N6的栅极分别连接在6T存储单元中的存储节点Q和QB上；N7和N8的栅极分别接控制信号SL和SR；N5的漏极与N7的源极相连；N8的源极与N6的漏极相连；N5、N6的源极连接在传递信号线TL上，N7、N8的漏极连接在标志信号线ML上。将多个10T‑SRAM阵列排布，同行中相邻单元的TL和ML相连则构成双通道读与内容寻址的逻辑电路。本发明的电路同时具备数据存储，双通道数据读以及内容寻址功能；电路简单却功能强大，可以克服现有电路的效率和功耗缺陷。

公开(公告)号：CN119917061A

公开(公告)日：2025-05-02

申请号：CN202510412737.2

申请日：2025-04-03

Applicant: 安徽大学

Inventor： 蔺智挺 ,  宋小凤 ,  吴秀龙 ,  刘玉 ,  戴成虎 ,  卢文娟 ,  李志刚 ,  李鑫 ,  赵强 ,  彭春雨

IPC: G06F7/544

Abstract: 本申请涉及一种有符号数乘累加运算电路、CIM芯片和电子设备，其中，该有符号数乘累加运算电路包括：权重存储阵列，其包括若干行列分布的存储模块，每个存储模块包括存储单元和NMOS管N5和N6，N5的栅极和漏极分别连接存储单元的存储节点QB和N6的源极，同列N5的源极连接同一位线BL，同行N6的栅极连接同一计算字线IWL，同列N6的漏极连接同一位线SL，位线BL的还连接参考电压，位线SL的还连接地端VSS，对多比特位权重W进行编码形成w=2W+1后按行存储在权重存储阵列中。该电路在更低的时间、面积和功耗开销下实现有符号数据的MAC存内计算，解决了目前有符号数乘累加运算电路的乘累加计算效率较低的问题。