-
公开(公告)号：CN117712120A
公开(公告)日：2024-03-15
申请号：CN202311676275.2
申请日：2023-12-07
Applicant: 复旦大学宁波研究院
IPC: H01L27/02
Abstract: 本发明公开了一种用于SiC MOSFET的过渡区设计；其在栅极电位在芯片内部过渡区的位置设置了电位缓冲结构，电位缓冲结构采用包括不同温度系数的半导体电阻R1和电阻R2的串联分压结构。其中，电阻R1和电阻R2之和对应外部栅极电位，而之中R2电阻对应分压连接至有源区内部，形成内部栅极电位。外接接栅极电位在芯片内部不同的温度下具有不同的分压比，使得器件在极高温时具有较低的内部栅极电位，对有源区内部芯片实现短路保护。同时将其与SiC过渡区及栅走线区进行兼容设计，在不牺牲器件主要参数的前提下，提供了对芯片短路和静电放电ESD的保护能力。
-
公开(公告)号：CN112670344B
公开(公告)日：2022-07-22
申请号：CN202011432795.5
申请日：2020-12-10
Applicant: 复旦大学
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L29/36 , H01L21/336
Abstract: 本发明公开了一种渐变沟道的SiC MOSFET及其自对准工艺。该SiC MOSFET包括第一掺杂类型的SiC衬底；在衬底上生长的第一掺杂类型的外延层；在外延层里注入形成的第二掺杂类型的阱；在阱内注入形成的第一掺杂类型源极；第二掺杂类型欧姆接触区域；在外延层表面的栅氧化层、栅极、隔离介质层以及金属源极；和SiC衬底底部相接的漏极；从第二掺杂类型的阱区边界到第一掺杂类型源极的接近表面部分，沟道掺杂从源极侧到JFET区侧逐渐降低，在JFET区附近等效掺杂降为0，同时靠近源极的阱峰值掺杂浓度最浅，而从源极侧到JFET区侧逐渐变深。本发明主要用于降低器件的沟道电阻，从而提升器件的性能或降低成本。
-
公开(公告)号：CN113540209B
公开(公告)日：2022-05-20
申请号：CN202110658972.X
申请日：2021-06-04
Applicant: 复旦大学
Abstract: 本发明公开了一种基于分布电容的辐射加固SiC器件结构；本发明在有源区的低掺杂浓度的第一掺杂类型的外延层内，交错插入分布的浮空的高掺杂浓度的第二掺杂类型结构，纵向位置相同的同层高掺杂浓度的第二掺杂类型结构间隔若干有源区元胞设置；各层之间的低掺杂浓度的第一掺杂区域与高掺杂浓度的第二掺杂区域交替复合结构形成PN交替电容，从顶部电极到底部电极呈纵向排布状态，分别与非有源区内的对应同一层的用于存储电荷的浮空的PN结电容连接。本发明通过多个串联PN结分布电容形成的稳压作用，限制单粒子输入时的局部电场，并对单粒子路径上的局部电流进行分流，以“暂存至分布电容处”，从而限制器件的局部功率，防止过热的产生。
-
公开(公告)号：CN113921615B
公开(公告)日：2022-03-22
申请号：CN202111521843.2
申请日：2021-12-14
Applicant: 北京世纪金光半导体有限公司 , 复旦大学
Abstract: 本申请公开了一种具有内隔离结构的半导体器件及其制作方法，所述半导体器件包括：半导体衬底；设置在所述半导体衬底一侧表面上的外延层，所述外延层具有相对的第一表面和第二表面；所述第一表面包括在第一方向上依次排布的元胞区、过渡区和终端区；所述第一方向平行于所述半导体衬底；设置在所述第一表面上的氧化层，所述氧化层位于所述过渡区；所述氧化层包括在所述第一方向上依次设置的第一栅氧化层和场氧化层；设置在所述第一表面内的主结区，所述主结区包括第一主结区和第二主结区，所述第一主结区和所述第二主结区之间具有隔离结构。可以降低在开关过程中第一栅氧化层附近的分布压降，从而提高器件对高开关速度或高dV/dt的耐受能力。
-
公开(公告)号：CN113540207B
公开(公告)日：2022-07-22
申请号：CN202110626672.3
申请日：2021-06-04
Applicant: 复旦大学
Inventor： 孙博韬
Abstract: 本发明公开了一种基于B掺杂扩散进行寿命控制的辐射加固SiC器件。该器件包括N掺杂的SiC衬底，在衬底上生长的N掺杂的外延层，在外延层内掺杂B元素，B的掺杂浓度低于外延层内N掺杂的浓度，而二者的差值及其产生的附加缺陷数量，被作为外延层的补偿掺杂共同设计。本发明的SiC器件能增加辐射产生的电子‑空穴在外延层复合的概率，从而减小电流向表面及衬底/外延界面的汇聚，限制器件的局部功率，防止过热的产生，以起到器件加固的效果。
-
Patent Agency Ranking
公开(公告)号：CN113540209A
公开(公告)日：2021-10-22
申请号：CN202110658972.X
申请日：2021-06-04
Applicant: 复旦大学
Abstract: 本发明公开了一种基于分布电容的辐射加固SiC器件结构；本发明在有源区的低掺杂浓度的第一掺杂类型的外延层内，交错插入分布的浮空的高掺杂浓度的第二掺杂类型结构，纵向位置相同的同层高掺杂浓度的第二掺杂类型结构间隔若干有源区元胞设置；各层之间的低掺杂浓度的第一掺杂区域与高掺杂浓度的第二掺杂区域交替复合结构形成PN交替电容，从顶部电极到底部电极呈纵向排布状态，分别与非有源区内的对应同一层的用于存储电荷的浮空的PN结电容连接。本发明通过多个串联PN结分布电容形成的稳压作用，限制单粒子输入时的局部电场，并对单粒子路径上的局部电流进行分流，以“暂存至分布电容处”，从而限制器件的局部功率，防止过热的产生。
-
公开(公告)号：CN113540207A
公开(公告)日：2021-10-22
申请号：CN202110626672.3
申请日：2021-06-04
Applicant: 复旦大学
Inventor： 孙博韬
Abstract: 本发明公开了一种基于B掺杂扩散进行寿命控制的辐射加固SiC器件。该器件包括N掺杂的SiC衬底，在衬底上生长的N掺杂的外延层，在外延层内掺杂B元素，B的掺杂浓度低于外延层内N掺杂的浓度，而二者的差值及其产生的附加缺陷数量，被作为外延层的补偿掺杂共同设计。本发明的SiC器件能增加辐射产生的电子‑空穴在外延层复合的概率，从而减小电流向表面及衬底/外延界面的汇聚，限制器件的局部功率，防止过热的产生，以起到器件加固的效果。
-
公开(公告)号：CN113921615A
公开(公告)日：2022-01-11
申请号：CN202111521843.2
申请日：2021-12-14
Applicant: 北京世纪金光半导体有限公司 , 复旦大学
Abstract: 本申请公开了一种具有内隔离结构的半导体器件及其制作方法，所述半导体器件包括：半导体衬底；设置在所述半导体衬底一侧表面上的外延层，所述外延层具有相对的第一表面和第二表面；所述第一表面包括在第一方向上依次排布的元胞区、过渡区和终端区；所述第一方向平行于所述半导体衬底；设置在所述第一表面上的氧化层，所述氧化层位于所述过渡区；所述氧化层包括在所述第一方向上依次设置的第一栅氧化层和场氧化层；设置在所述第一表面内的主结区，所述主结区包括第一主结区和第二主结区，所述第一主结区和所述第二主结区之间具有隔离结构。可以降低在开关过程中第一栅氧化层附近的分布压降，从而提高器件对高开关速度或高dV/dt的耐受能力。
-
公开(公告)号：CN112670344A
公开(公告)日：2021-04-16
申请号：CN202011432795.5
申请日：2020-12-10
Applicant: 复旦大学
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L29/36 , H01L21/336
Abstract: 本发明公开了一种渐变沟道的SiC MOSFET及其自对准工艺。该SiC MOSFET包括第一掺杂类型的SiC衬底；在衬底上生长的第一掺杂类型的外延层；在外延层里注入形成的第二掺杂类型的阱；在阱内注入形成的第一掺杂类型源极；第二掺杂类型欧姆接触区域；在外延层表面的栅氧化层、栅极、隔离介质层以及金属源极；和SiC衬底底部相接的漏极；从第二掺杂类型的阱区边界到第一掺杂类型源极的接近表面部分，沟道掺杂从源极侧到JFET区侧逐渐降低，在JFET区附近等效掺杂降为0，同时靠近源极的阱峰值掺杂浓度最浅，而从源极侧到JFET区侧逐渐变深。本发明主要用于降低器件的沟道电阻，从而提升器件的性能或降低成本。
-
公开(公告)号：CN119486194A
公开(公告)日：2025-02-18
申请号：CN202411718788.X
申请日：2024-11-27
Applicant: 复旦大学宁波研究院
Abstract: 本申请提供了一种具有周期性变化沟槽栅极的半导体器件及其制作方法，该半导体器件包括：衬底，具有相对的第一表面和第二表面；设置在所述第一表面内的多个沟槽栅极，所述沟槽栅极在第一方向依次间隔设置，相邻所述沟槽栅极之间的所述第一表面内具有源区；位于所述第一表面上的源极，所述源极与所述源区电连接，且与所述沟槽栅极之间绝缘；其中，在第二方向上，所述沟槽栅极包括依次交替设置的第一区域和第二区域，所述第一区域的深度大于所述第二区域的深度；所述第一方向与所述第二方向均平行于所述第一表面，且二者垂直；所述第二方向为所述沟槽栅极的延伸方向。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.016 seconds)
