-
公开(公告)号：CN101656269A
公开(公告)日：2010-02-24
申请号：CN200910072919.0
申请日：2009-09-18
Applicant: 哈尔滨工程大学
Abstract: 本发明提供的是一种具有低导通电阻的沟槽DMOS器件，该沟槽DMOS晶体管单元包括第一导电类型的衬底、第一导电类型的外延层和位于其上的体区，体区具有第二导电类型；至少一个沟槽贯穿体区并延伸进入外延层；沟槽内壁衬有隔离介质层，导电电极位于沟槽中覆盖隔离介质层；第一导电类型的源区位于邻近沟槽的体区上部；它还具有位于紧邻沟槽下端的第二导电类型掺杂区，并且所述第二导电类型掺杂区被第一导电类型掺杂区包围，第一导电类型掺杂区的掺杂浓度高于外延层。本发明提供的沟槽DMOS器件相比传统沟槽DMOS器件具有更低的导通电阻，更易满足功率电子系统的应用要求。
-
公开(公告)号：CN101101877A
公开(公告)日：2008-01-09
申请号：CN200710072542.X
申请日：2007-07-20
Applicant: 哈尔滨工程大学
IPC: H01L21/336 , H01L21/28
Abstract: 本发明公开了一种沟槽栅功率半导体器件制造方法。步骤包括：提供基底材料；在基底上形成第一导电类型的外延层；在外延层内形成第二导电类型体区和沟槽；在沟槽形成弱第一导电类型区域和介质层；在具有介质层的沟槽内侧形成导电区域；在第二导电类型区域表面形成具有第一导电类型的源区；在第二导电类型体区表面形成具有更高掺杂浓度的第二导电类型体接触区；在具有介质层和导电区域的沟槽顶部形成钝化层盖帽；在源区和接触区表面形成扩散阻挡层；最后在形成结构表面形成良好的电接触。本发明在无需额外的掩膜版和复杂工序情况下，能够灵活地控制器件的阈值电压，改善器件槽底区域栅氧化物层的击穿强度以及提高器件的电接触可靠性。
-
公开(公告)号：CN101656269B
公开(公告)日：2012-05-09
申请号：CN200910072919.0
申请日：2009-09-18
Applicant: 哈尔滨工程大学
Abstract: 本发明提供的是一种具有低导通电阻的沟槽DMOS器件，该沟槽DMOS晶体管单元包括第一导电类型的衬底、第一导电类型的外延层和位于其上的体区，体区具有第二导电类型；至少一个沟槽贯穿体区并延伸进入外延层；沟槽内壁衬有隔离介质层，导电电极位于沟槽中覆盖隔离介质层；第一导电类型的源区位于邻近沟槽的体区上部；它还具有位于紧邻沟槽下端的第二导电类型掺杂区，并且所述第二导电类型掺杂区被第一导电类型掺杂区包围，第一导电类型掺杂区的掺杂浓度高于外延层。本发明提供的沟槽DMOS器件相比传统沟槽DMOS器件具有更低的导通电阻，更易满足功率电子系统的应用要求。
-
公开(公告)号：CN100508143C
公开(公告)日：2009-07-01
申请号：CN200710072542.X
申请日：2007-07-20
Applicant: 哈尔滨工程大学
IPC: H01L21/336 , H01L21/28
Abstract: 本发明公开了一种沟槽栅功率半导体器件制造方法。步骤包括：提供基底材料；在基底上形成第一导电类型的外延层；在外延层内形成第二导电类型体区和沟槽；在沟槽形成弱第一导电类型区域和介质层；在具有介质层的沟槽内侧形成导电区域；在第二导电类型区域表面形成具有第一导电类型的源区；在第二导电类型体区表面形成具有更高掺杂浓度的第二导电类型体接触区；在具有介质层和导电区域的沟槽顶部形成钝化层盖帽；在源区和接触区表面形成扩散阻挡层；最后在形成结构表面形成良好的电接触。本发明在无需额外的掩膜版和复杂工序情况下，能够灵活地控制器件的阈值电压，改善器件槽底区域栅氧化物层的击穿强度以及提高器件的电接触可靠性。
-
-
-
Search Results
4
records
(took 0.01 seconds)
