-
-
公开(公告)号：CN119889387A
公开(公告)日：2025-04-25
申请号：CN202410770289.9
申请日：2024-06-14
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/408 , G11C11/4091 , G11C11/4096
Abstract: 一种记忆体装置及其操作方法，记忆体装置具有记忆体单元，记忆体单元在具有第一电压位准的第一电源域中操作。记忆体字线连接至记忆体单元，且记忆体位元线连接至记忆体单元。字线解码器电路在第一电源域中操作，且字线驱动器电路用以自字线解码器电路接收行地址信号且输出字线致能信号至记忆体字线。IO电路连接至记忆体位元线，且IO电路在具有低于第一电压位准的第二电压位准的第二电源域中操作。追踪字线连接至追踪单元，且追踪字线用以在第一电源域中输出追踪单元致能信号。追踪位元线连接至追踪单元，且追踪位元线用以在第一电源域中输出触发信号至IO电路。
-
公开(公告)号：CN119724290A
公开(公告)日：2025-03-28
申请号：CN202311555071.3
申请日：2023-11-20
Applicant: 台积电(南京)有限公司 , 台湾积体电路制造股份有限公司
IPC: G11C11/419
Abstract: 本公开涉及存储器器件、写入辅助电路和方法。一种存储器器件包括：存储器单元，处于第一电源电压的第一电源域中；位线，耦合到所述存储器单元；和写入辅助电路。所述写入辅助电路包括：输入端；输出端，在所述存储器单元的写入操作中电耦合到所述位线；输入电路，电耦合到所述输入端；以及输出电路，电耦合在所述输入电路和所述输出端之间。所述输入电路处于不同于所述第一电源电压的第二电源电压的第二电源域中，并且所述输出电路处于所述第一电源域中。
-
-
Patent Agency Ranking
公开(公告)号：CN104425006A
公开(公告)日：2015-03-18
申请号：CN201310547975.1
申请日：2013-11-06
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C5/06 , G11C7/12 , G11C8/08 , G11C8/10 , G11C11/418 , G11C2213/71 , G11C2213/78
Abstract: 本发明公开了一种新型静态随机存取存储（SRAM）器件，包括：多个存储器阵列层，其中的一层垂直地设置在另一层的上方；设置在每个存储器阵列层上的层译码器电路；设置在每个层阵列层上的字线驱动器电路；多个互补位线对，每个互补位线对都垂直地延伸以连接每个存储器阵列层中的存储单元。每个存储器阵列层都包括设置在其上的多个存储单元和字线。每根字线都连接至其所在的存储器阵列层上的多个存储单元。每个层译码器电路都被配置为对SRAM地址的一部分进行译码，以选择存储单元所在的存储器阵列层，如果SRAM地址与层译码器电路所在的存储器阵列层上的存储单元相对应。每个字线驱动器电路都被配置为驱动其所在的存储器阵列层上的字线。
-
公开(公告)号：CN119107996A
公开(公告)日：2024-12-10
申请号：CN202310678305.7
申请日：2023-06-08
Applicant: 台湾积体电路制造股份有限公司 , 台积电(南京)有限公司
IPC: G11C11/419 , G11C11/417 , G11C11/412
Abstract: 提供一种记忆体装置。记忆体装置包含至少一反相器、耦接在此至少一反相器及位元线之间的晶体管以及耦接位元线的辅助电路。辅助电路用以提供负电压至位元线以及用以拉低提供给此至少一反相器的电源供应电压。本揭露的一实施例有助于节省记忆体装置的能耗及面积。
-
公开(公告)号：CN104425006B
公开(公告)日：2017-09-12
申请号：CN201310547975.1
申请日：2013-11-06
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C5/06 , G11C7/12 , G11C8/08 , G11C8/10 , G11C11/418 , G11C2213/71 , G11C2213/78
Abstract: 本发明公开了一种新型静态随机存取存储（SRAM）器件，包括：多个存储器阵列层，其中的一层垂直地设置在另一层的上方；设置在每个存储器阵列层上的层译码器电路；设置在每个层阵列层上的字线驱动器电路；多个互补位线对，每个互补位线对都垂直地延伸以连接每个存储器阵列层中的存储单元。每个存储器阵列层都包括设置在其上的多个存储单元和字线。每根字线都连接至其所在的存储器阵列层上的多个存储单元。每个层译码器电路都被配置为对SRAM地址的一部分进行译码，以选择存储单元所在的存储器阵列层，如果SRAM地址与层译码器电路所在的存储器阵列层上的存储单元相对应。每个字线驱动器电路都被配置为驱动其所在的存储器阵列层上的字线。
-
公开(公告)号：CN222319757U
公开(公告)日：2025-01-07
申请号：CN202420843191.7
申请日：2024-04-22
Applicant: 台积电(南京)有限公司 , 台湾积体电路制造股份有限公司
IPC: G11C11/4063 , H10B10/00
Abstract: 一种集成电路装置包含多个静态随机存取记忆体(SRAM)单元、一第一位元线、一电容器、一写入驱动器晶体管及一负电压产生器电路。该第一位元线与所述多个SRAM单元的一行耦接，其中该第一位元线实质上沿着一第一方向延伸。该电容器包含一第一电极及与该第一电极间隔开的一第二电极。在一俯视图中，该第一电极具有实质上沿着该第一方向延伸的至少一条第一金属线，且该至少一条第一金属线的一长度小于该第一位元线的一长度。该写入驱动器晶体管耦接于该第一位元线与该电容器的该第一电极之间。该负电压产生器电路耦接至该电容器的该第二电极。
-
公开(公告)号：CN220381786U
公开(公告)日：2024-01-23
申请号：CN202321785271.3
申请日：2023-07-07
Applicant: 台湾积体电路制造股份有限公司 , 台积电(南京)有限公司
Abstract: 提供一种记忆体装置，包括至少一个位元格、一对晶体管、及电压产生电路。电压产生电路耦合至负电压线，并用以经由负电压线将一对数据线中的至少一者的电压下拉至负电压位准。电压产生电路包括第一电容单元、第二电容单元、及开关电路。第一电容单元包括第一电容器。第二电容单元包括第二电容器。开关电路用以回应于彼此不同的第一突跳信号及第二突跳信号，将第一电容器、第二电容器、或其组合连接至负电压线。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.03 seconds)
