公开(公告)号：CN113346011A

公开(公告)日：2021-09-03

申请号：CN202011221691.X

申请日：2020-11-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 钟嘉文 ,  蔡正原 ,  金海光 ,  潘兴强

IPC: H01L45/00 ,  H01L27/24

Abstract: 一些实施例涉及一种存储器装置。所述存储器装置包括上覆在衬底之上的底部电极。数据存储层上覆在底部电极之上。顶部电极上覆在数据存储层之上。在数据存储层内可选择性地形成导电桥，以将底部电极耦合到顶部电极。扩散阻挡层设置在数据存储层与顶部电极之间。

公开(公告)号：CN112299362A

公开(公告)日：2021-02-02

申请号：CN201911175794.4

申请日：2019-11-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张贵松 ,  郑钧文 ,  赖飞龙 ,  潘兴强 ,  谢元智 ,  王怡人

IPC: B81B7/04 ,  B81C1/00

Abstract: 本公开的各种实施例涉及一种微机电系统(MEMS)装置。所述微机电系统装置包括介电结构，介电结构设置在第一半导体衬底之上，其中介电结构至少局部地界定空腔。第二半导体衬底设置在介电结构之上。所述第二半导体衬底包括可移动体，其中可移动体的相对的侧壁设置在空腔的相对的侧壁之间。防粘连结构设置在可移动体与介电结构之间，其中防粘连结构是第一硅系半导体。

公开(公告)号：CN110416184A

公开(公告)日：2019-11-05

申请号：CN201910315670.5

申请日：2019-04-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 童思频 ,  林裕凯 ,  王仁宏 ,  潘兴强

IPC: H01L23/538 ,  H01L21/768

Abstract: 本公开涉及一种半导体结构及其形成方法，该半导体结构包含导电部件、位于下层结构之上的第一金属基蚀刻停止层、位于第一金属基蚀刻停止层之上的无金属蚀刻停止层、位于无金属蚀刻停止层之上的第二金属基蚀刻停止层、位于第二金属基蚀刻停止层之上的层间介电层、以及互连结构，互连结构延伸穿过第一金属基蚀刻停止层、无金属蚀刻停止层、及第二金属基蚀刻停止层，其中互连结构的底部分直接接触导电部件。第一金属基蚀刻停止层可包含第一金属成分，具有铝、钽、钛、或铪的其中一者，且第二金属基蚀刻停止层可包含与第一金属成分相同或不同的第二金属成分。第一金属基蚀刻停止层与第二金属基蚀刻停止层可均不包含硅。

公开(公告)号：CN109585280A

公开(公告)日：2019-04-05

申请号：CN201811102054.3

申请日：2018-09-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡万霖 ,  许仲豪 ,  张竞予 ,  王仁宏 ,  潘兴强 ,  李资良

IPC: H01L21/033 ,  H01L21/336

Abstract: 形成半导体装置的方法包括沉积介电层于基板上，进行第一图案化以形成开口于介电层中，并沉积氧化物膜于介电层上及介电层的开口中，且氧化物膜接触介电层。氧化物膜由多个前驱物形成，且前驱物不含氧气。沉积氧化物膜的步骤包括形成前驱物的第一前驱物的等离子体。

公开(公告)号：CN109216263A

公开(公告)日：2019-01-15

申请号：CN201711310010.5

申请日：2017-12-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡万霖 ,  许仲豪 ,  林颂恩 ,  王仁宏 ,  潘兴强 ,  李资良

IPC: H01L21/768

Abstract: 本公开实施例描述一种于光刻胶层上形成一介电层或一介电质堆叠的方法，同时最小化或避免对光刻胶造成损害。此外，介电层或介电质堆叠可填充高深宽比的开口且可经由蚀刻而移除。介电层或介电质堆叠可经由一共形的低温化学气相沉积工艺或使用多个前驱物及等离子体或反应气体之一共形的低温原子层沉积工艺而沉积。

公开(公告)号：CN101510525A

公开(公告)日：2009-08-19

申请号：CN200810135794.7

申请日：2008-07-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏莉玲 ,  黄震麟 ,  潘兴强 ,  谢静华

IPC: H01L21/768

CPC classification number: H01L21/76843 ,  H01L21/2855 ,  H01L21/76834 ,  H01L21/76849 ,  H01L21/76865 ,  H01L21/76868 ,  H01L21/76873

Abstract: 本发明提供一种形成集成电路结构的方法，包括形成介电层，在介电层中形成开口，进行第一沉积步骤以形成晶种层，以及原处进行第一蚀刻步骤以移除该晶种层的一部分。本发明能改善晶种层的不均匀轮廓且不牺牲产能。

公开(公告)号：CN100429772C

公开(公告)日：2008-10-29

申请号：CN200610006255.4

申请日：2006-01-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  潘兴强 ,  眭晓林 ,  谢静华 ,  黄震麟 ,  李显铭 ,  林俊成

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L23/53295 ,  H01L21/76805 ,  H01L21/76844 ,  H01L23/53238 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种半导体装置及其制造方法，其提供在介电层中具有独特阻挡层的开口。在一实施例中，该开口包括介层窗与沟槽，而阻挡层为一层或多层阻挡层。在该开口侧壁上，该一层或多层阻挡层沿大约沟槽底部与介电层顶部的中心位置的厚度与其沿沟槽底部的厚度的比例大于0.55。在另一实施例中，该开口侧壁上，该一层或多层阻挡层沿大约沟槽底部与介电层顶部的中心位置的厚度与其沿介层窗底部的厚度的比例大于1.0。位于下方的导电层可形成凹陷区。根据本发明的半导体装置，其中的阻挡层能避免或减少金属物质沿介层窗侧壁扩散及降低介层窗与下层导电物质间接触电阻。

公开(公告)号：CN1604298A

公开(公告)日：2005-04-06

申请号：CN200410070050.3

申请日：2004-08-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林俊成 ,  潘兴强 ,  李显铭 ,  苏鸿文 ,  周士惟 ,  蔡明兴 ,  眭晓林

IPC: H01L21/68 ,  H01L21/00 ,  H01L21/203 ,  H01L21/205 ,  H01L21/3065

CPC classification number: H01L21/67781

Abstract: 一种晶片装载室，包括一腔体、一升降台、一伸缩轴以及一蒸气捕捉装置；腔体包括一底表面；升降台是设置于腔体之内；伸缩轴包括一上端及一下端，上端是连结于升降台，下端连接于底表面，其中一润滑剂涂覆于伸缩轴之上；蒸气捕捉装置可防止润滑剂产生的蒸气造成晶片的污染。

公开(公告)号：CN109585280B

公开(公告)日：2021-05-04

申请号：CN201811102054.3

申请日：2018-09-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡万霖 ,  许仲豪 ,  张竞予 ,  王仁宏 ,  潘兴强 ,  李资良

IPC: H01L21/033 ,  H01L21/336

Abstract: 形成半导体装置的方法包括沉积介电层于基板上，进行第一图案化以形成开口于介电层中，并沉积氧化物膜于介电层上及介电层的开口中，且氧化物膜接触介电层。氧化物膜由多个前驱物形成，且前驱物不含氧气。沉积氧化物膜的步骤包括形成前驱物的第一前驱物的等离子体。

公开(公告)号：CN112030122A

公开(公告)日：2020-12-04

申请号：CN201910788969.2

申请日：2019-08-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 金海光 ,  吴启明 ,  潘兴强

IPC: C23C14/35 ,  C23C14/56 ,  C23C14/54

Abstract: 一种溅射系统包括：真空腔室；电源，具有耦合到背板的极，背板用于在真空腔室内保持靶；基座，用于在真空腔室内保持衬底；以及飞行时间照相机，被定位成扫描保持到背板的靶的表面。飞行时间照相机可用于获得与在靶处于低于大气压的压力下的同时所述靶的形貌有关的信息。靶信息可用于管理溅射系统的操作。管理溅射系统的操作可包括设定沉积工艺的可调节参数或决定何时替换溅射靶。可使用机器学习以将飞行时间照相机数据应用于管理溅射系统操作。