-
公开(公告)号：CN109120406B
公开(公告)日：2022-02-01
申请号：CN201810981041.1
申请日：2018-08-27
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及公开了一种适用于可更换密码算法IP核的通用更替电路，包括：AXI接口用于向可更换密码算法IP核中配置参数，外部功能模块向输入数据FIFO写入待加解密的明问和密文数据，可更换密码算法IP核从输入数据FIFO读出待加解密的明文和密文数据，可更换密码算法IP核将加解密计算得到的明文和密文数据写入输出数据FIFO，外部功能模块从输出数据FIFO读出加解密计算后的明文和密文数据；输入数据FIFO的写时钟和外部功能模块时钟一致，输入数据FIFO的读时钟与可更换密码算法IP核的时钟一致；输出数据FIFO的写时钟和可更换密码算法IP核的时钟一致，输出数据FIFO的读时钟与外部功能模块时钟一致。使用本发明设计的通用更替电路可以减少密码算法更换时接口模块的工作量，使ASIC、FPGA设计、升级更简便。
-
公开(公告)号：CN107341760A
公开(公告)日：2017-11-10
申请号：CN201710497478.3
申请日：2017-06-27
Applicant: 北京计算机技术及应用研究所
CPC classification number: G06T5/002 , G06T1/20 , G06T7/136 , G06T7/194 , G06T2207/10016 , G06T2207/20032 , H04N19/436 , H04N19/80
Abstract: 本发明公开了本发明一种基于FPGA的低空目标跟踪系统，其中，包括：图像采集模块，用于对视频解码芯片进行初始化配置；图像采集模块对视频解码芯片总线上的数据格式解码提取视频场、行及有效像素数据，并从中取出像素灰度值；在预处理模块内将要处理的像素及其邻域值寄存，组成滤波窗口，每个灰度时钟更新一次FIFO及寄存器内数据，由此得到新的滤波窗口，滤波窗口内数据经排序和选择运算得到滤波中值；目标分割模块，用于进行子窗口区域平均灰度值计算、动态双阈值计算以及二值化分割；目标定位模块，用于进行形心计算和预测；通信模块，用于将目标形心坐标发送；云台控制模块，用于根据目标的形心位置，控制云台转动，将目标控制在摄像机的视野中心。
-
公开(公告)号：CN107103472B
公开(公告)日：2021-03-19
申请号：CN201710283153.5
申请日：2017-04-26
Applicant: 北京计算机技术及应用研究所
IPC: G06Q20/38
Abstract: 本发明公开了一种用于区块链的算法处理模块，其中，包括：PCIE接口芯片，用于与外部主机的PCIE接口通讯；USB控制芯片，用于与外部主机的USB接口通讯；算法芯片，用于进行与FPGA配合进行ECC运算；FPGA包括：Microblaze模块，用于控制FPGA的各子模块工作；FIFO转RAM接口模块，用于实现USB接口到内部RAM接口转换，从USB芯片中读取数据存储到内部RAM模块中；Local Bus转RAM接口模块，用于进行Local Bus接口到内部RAM模块接口转换；内部RAM模块，存储用户下发数据与准备上传给用户的数据；ECC控制模块，用于进行APB总线转ECC芯片异步接口，调用算法芯片进行点乘和模乘运算；噪声芯片控制模块，用于APB总线转噪声芯片接口；迭代哈希运算模块，用于进行迭代哈希运算，并与算法模块进行并行处理。
-
公开(公告)号：CN109240952A
公开(公告)日：2019-01-18
申请号：CN201810994587.0
申请日：2018-08-27
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明公开了一种高速数据加密NVMe-SATA转换器电路，其中，主机通过NVMe控制器进行初始化配置，密钥注入单元将初始密钥注入系统总控制器进行密钥的分发，NVMe控制器分别将接受的命令与数据通过系统总控制器发送至片内缓存与SATA控制器中，加解密引擎控制器根据系统总控制器配置的命令参数从片内缓存中搬运数据至高速缓存寄存器中去，以及从高速缓存寄存器读取数据，写入至片内缓存中，高速缓存寄存器将数据整理为相应的数据格式写入至加解密计算单元进行加解密处理过程，将结果写回高速缓存寄存器，经SATA控制器写入至固态盘中或将解密的数据经NVMe控制器输出；系统总线控制器查询加解密引擎的状态使能信号，获取每个加解密引擎的状态，并调用闲置的加解密引擎进行加解密运算。
-
Patent Agency Ranking
公开(公告)号：CN109240952B
公开(公告)日：2022-02-15
申请号：CN201810994587.0
申请日：2018-08-27
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明公开了一种高速数据加密NVMe‑SATA转换器电路，其中，主机通过NVMe控制器进行初始化配置，密钥注入单元将初始密钥注入系统总控制器进行密钥的分发，NVMe控制器分别将接受的命令与数据通过系统总控制器发送至片内缓存与SATA控制器中，加解密引擎控制器根据系统总控制器配置的命令参数从片内缓存中搬运数据至高速缓存寄存器中去，以及从高速缓存寄存器读取数据，写入至片内缓存中，高速缓存寄存器将数据整理为相应的数据格式写入至加解密计算单元进行加解密处理过程，将结果写回高速缓存寄存器，经SATA控制器写入至固态盘中或将解密的数据经NVMe控制器输出；系统总线控制器查询加解密引擎的状态使能信号，获取每个加解密引擎的状态，并调用闲置的加解密引擎进行加解密运算。
-
公开(公告)号：CN109120406A
公开(公告)日：2019-01-01
申请号：CN201810981041.1
申请日：2018-08-27
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及公开了一种适用于可更换密码算法IP核的通用更替电路，包括：AXI接口用于向可更换密码算法IP核中配置参数，外部功能模块向输入数据FIFO写入待加解密的明问和密文数据，可更换密码算法IP核从输入数据FIFO读出待加解密的明文和密文数据，可更换密码算法IP核将加解密计算得到的明文和密文数据写入输出数据FIFO，外部功能模块从输出数据FIFO读出加解密计算后的明文和密文数据；输入数据FIFO的写时钟和外部功能模块时钟一致，输入数据FIFO的读时钟与可更换密码算法IP核的时钟一致；输出数据FIFO的写时钟和可更换密码算法IP核的时钟一致，输出数据FIFO的读时钟与外部功能模块时钟一致。使用本发明设计的通用更替电路可以减少密码算法更换时接口模块的工作量，使ASIC、FPGA设计、升级更简便。
-
公开(公告)号：CN108388482A
公开(公告)日：2018-08-10
申请号：CN201710497800.2
申请日：2017-09-26
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明公开了一种双接口算法处理电路，其中，包括：对外接口一、对外接口二、接口芯片一、接口芯片二、可编程逻辑芯片、算法芯片以及随机数发生器；可编程逻辑芯片包括软核控制器、ECC控制模块和随机数发生器控制模块；软核控制器用于控制整个电路的工作，ECC控制模块用于和外部ECC算法芯片通信，随机数发生器控制模块用于从外部随机数发生器获取真随机数。本发明的双接口算法处理电路同时具备哈希和ECC算法功能的且具备双接口的数据处理电路。
-
公开(公告)号：CN107103472A
公开(公告)日：2017-08-29
申请号：CN201710283153.5
申请日：2017-04-26
Applicant: 北京计算机技术及应用研究所
IPC: G06Q20/38
CPC classification number: G06Q20/3827 , G06Q20/3825 , G06Q20/3829
Abstract: 本发明公开了一种用于区块链的算法处理模块，其中，包括：PCIE接口芯片，用于与外部主机的PCIE接口通讯；USB控制芯片，用于与外部主机的USB接口通讯；算法芯片，用于进行与FPGA配合进行ECC运算；FPGA包括：Microblaze模块，用于控制FPGA的各子模块工作；FIFO转RAM接口模块，用于实现USB接口到内部RAM接口转换，从USB芯片中读取数据存储到内部RAM模块中；Local Bus转RAM接口模块，用于进行Local Bus接口到内部RAM模块接口转换；内部RAM模块，存储用户下发数据与准备上传给用户的数据；ECC控制模块，用于进行APB总线转ECC芯片异步接口，调用算法芯片进行点乘和模乘运算；噪声芯片控制模块，用于APB总线转噪声芯片接口；迭代哈希运算模块，用于进行迭代哈希运算，并与算法模块进行并行处理。
-
公开(公告)号：CN107666387A
公开(公告)日：2018-02-06
申请号：CN201610599300.5
申请日：2016-07-27
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明公开了一种并行哈希计算电路，其中，包括：控制模块、消息填充模块、哈希算法迭代模块、消息暂存模块和初始值寄存器；该控制模块连接消息暂存模块、该消息填充模块以及该哈希算法迭代模块，该初始值寄存器连接该哈希算法迭代模块；该控制模块用于控制读取数据发送使能信号；该消息暂存模块用于对输入的信息暂存；该消息填充模块用于根据消息的长度，对该消息暂存模块的输出消息进行比特填充；该哈希算法迭代模块包含多个哈希算法IP核，用于进行哈希运算；该初始值寄存器用于提供给哈希算法迭代模块初始值。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.026 seconds)
