-
公开(公告)号：CN109120406B
公开(公告)日：2022-02-01
申请号：CN201810981041.1
申请日：2018-08-27
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及公开了一种适用于可更换密码算法IP核的通用更替电路，包括：AXI接口用于向可更换密码算法IP核中配置参数，外部功能模块向输入数据FIFO写入待加解密的明问和密文数据，可更换密码算法IP核从输入数据FIFO读出待加解密的明文和密文数据，可更换密码算法IP核将加解密计算得到的明文和密文数据写入输出数据FIFO，外部功能模块从输出数据FIFO读出加解密计算后的明文和密文数据；输入数据FIFO的写时钟和外部功能模块时钟一致，输入数据FIFO的读时钟与可更换密码算法IP核的时钟一致；输出数据FIFO的写时钟和可更换密码算法IP核的时钟一致，输出数据FIFO的读时钟与外部功能模块时钟一致。使用本发明设计的通用更替电路可以减少密码算法更换时接口模块的工作量，使ASIC、FPGA设计、升级更简便。
-
公开(公告)号：CN107341760A
公开(公告)日：2017-11-10
申请号：CN201710497478.3
申请日：2017-06-27
Applicant: 北京计算机技术及应用研究所
CPC classification number: G06T5/002 , G06T1/20 , G06T7/136 , G06T7/194 , G06T2207/10016 , G06T2207/20032 , H04N19/436 , H04N19/80
Abstract: 本发明公开了本发明一种基于FPGA的低空目标跟踪系统，其中，包括：图像采集模块，用于对视频解码芯片进行初始化配置；图像采集模块对视频解码芯片总线上的数据格式解码提取视频场、行及有效像素数据，并从中取出像素灰度值；在预处理模块内将要处理的像素及其邻域值寄存，组成滤波窗口，每个灰度时钟更新一次FIFO及寄存器内数据，由此得到新的滤波窗口，滤波窗口内数据经排序和选择运算得到滤波中值；目标分割模块，用于进行子窗口区域平均灰度值计算、动态双阈值计算以及二值化分割；目标定位模块，用于进行形心计算和预测；通信模块，用于将目标形心坐标发送；云台控制模块，用于根据目标的形心位置，控制云台转动，将目标控制在摄像机的视野中心。
-
公开(公告)号：CN109240952A
公开(公告)日：2019-01-18
申请号：CN201810994587.0
申请日：2018-08-27
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明公开了一种高速数据加密NVMe-SATA转换器电路，其中，主机通过NVMe控制器进行初始化配置，密钥注入单元将初始密钥注入系统总控制器进行密钥的分发，NVMe控制器分别将接受的命令与数据通过系统总控制器发送至片内缓存与SATA控制器中，加解密引擎控制器根据系统总控制器配置的命令参数从片内缓存中搬运数据至高速缓存寄存器中去，以及从高速缓存寄存器读取数据，写入至片内缓存中，高速缓存寄存器将数据整理为相应的数据格式写入至加解密计算单元进行加解密处理过程，将结果写回高速缓存寄存器，经SATA控制器写入至固态盘中或将解密的数据经NVMe控制器输出；系统总线控制器查询加解密引擎的状态使能信号，获取每个加解密引擎的状态，并调用闲置的加解密引擎进行加解密运算。
-
公开(公告)号：CN108920984B
公开(公告)日：2021-11-16
申请号：CN201810735362.3
申请日：2018-07-06
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明公开了一种防克隆篡改安全SSD主控芯片，其中，包括：安全闪存控制器用于通过NAND FLASH阵列的每片NAND FLASH固有属性认证NAND FLASH身份，认证不通过CPU不予上电，认证通过后，则CPU上电；安全加解密模块的PUF模块用于输出稳定值，ECC模块对PUF模块输出的稳定值进行纠错，Hash函数模块将ECC模块输出的纠错后的数据进行Hash运算后输出固定长度值，作为加解密算法模块的根密钥；加解密模块用于对数据进行解密，得到的明文再经主机总线接口控制器传输到主机端。
-
公开(公告)号：CN107277373B
公开(公告)日：2020-02-07
申请号：CN201710628070.5
申请日：2017-07-28
Applicant: 北京计算机技术及应用研究所
IPC: H04N5/232 , H04N5/77 , H04N19/423
Abstract: 本发明公开了一种高速实时图像处理系统，其中，包括：主控处理电路、图像解码电路、数据存储电路、模拟显示电路以及串口通信电路；其中主控处理电路包括：采用FPGA和两DSP，FPGA用于协调控制各电路工作和图像数据的预处理，两DSP用于运行图像算法；图像解码电路，用于将外部摄像机的图像信息进行解码，并发送给FPGA；数据存储电路，用于进行FPGA11和两DSP的数据存储；模拟显示电路，用于将FPGA的视频信号输出显示；串口通信电路，用于FPGA与外部进行串口通信；其中，FPGA11在激活摄像机之后，接收图像数据，FPGA的控制仲裁设定了图像解码数据的存储具有最高优先级，以保证不能丢帧；DSP芯片的接口置为第二优先级，模拟显示电路设为第三优先级；在图像存储的行间隙和帧间隙时，响应第二和第三优先级的读数据请求。
-
Patent Agency Ranking
公开(公告)号：CN107277373A
公开(公告)日：2017-10-20
申请号：CN201710628070.5
申请日：2017-07-28
Applicant: 北京计算机技术及应用研究所
IPC: H04N5/232 , H04N5/77 , H04N19/423
Abstract: 本发明公开了一种高速实时图像处理系统，其中，包括：主控处理电路、图像解码电路、数据存储电路、模拟显示电路以及串口通信电路；其中主控处理电路包括：采用FPGA和两DSP，FPGA用于协调控制各电路工作和图像数据的预处理，两DSP用于运行图像算法；图像解码电路，用于将外部摄像机的图像信息进行解码，并发送给FPGA；数据存储电路，用于进行FPGA11和两DSP的数据存储；模拟显示电路，用于将FPGA的视频信号输出显示；串口通信电路，用于FPGA与外部进行串口通信；其中，FPGA11在激活摄像机之后，接收图像数据，FPGA的控制仲裁设定了图像解码数据的存储具有最高优先级，以保证不能丢帧；DSP芯片的接口置为第二优先级，模拟显示电路设为第三优先级；在图像存储的行间隙和帧间隙时，响应第二和第三优先级的读数据请求。
-
公开(公告)号：CN109240952B
公开(公告)日：2022-02-15
申请号：CN201810994587.0
申请日：2018-08-27
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明公开了一种高速数据加密NVMe‑SATA转换器电路，其中，主机通过NVMe控制器进行初始化配置，密钥注入单元将初始密钥注入系统总控制器进行密钥的分发，NVMe控制器分别将接受的命令与数据通过系统总控制器发送至片内缓存与SATA控制器中，加解密引擎控制器根据系统总控制器配置的命令参数从片内缓存中搬运数据至高速缓存寄存器中去，以及从高速缓存寄存器读取数据，写入至片内缓存中，高速缓存寄存器将数据整理为相应的数据格式写入至加解密计算单元进行加解密处理过程，将结果写回高速缓存寄存器，经SATA控制器写入至固态盘中或将解密的数据经NVMe控制器输出；系统总线控制器查询加解密引擎的状态使能信号，获取每个加解密引擎的状态，并调用闲置的加解密引擎进行加解密运算。
-
公开(公告)号：CN109120406A
公开(公告)日：2019-01-01
申请号：CN201810981041.1
申请日：2018-08-27
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及公开了一种适用于可更换密码算法IP核的通用更替电路，包括：AXI接口用于向可更换密码算法IP核中配置参数，外部功能模块向输入数据FIFO写入待加解密的明问和密文数据，可更换密码算法IP核从输入数据FIFO读出待加解密的明文和密文数据，可更换密码算法IP核将加解密计算得到的明文和密文数据写入输出数据FIFO，外部功能模块从输出数据FIFO读出加解密计算后的明文和密文数据；输入数据FIFO的写时钟和外部功能模块时钟一致，输入数据FIFO的读时钟与可更换密码算法IP核的时钟一致；输出数据FIFO的写时钟和可更换密码算法IP核的时钟一致，输出数据FIFO的读时钟与外部功能模块时钟一致。使用本发明设计的通用更替电路可以减少密码算法更换时接口模块的工作量，使ASIC、FPGA设计、升级更简便。
-
公开(公告)号：CN108920984A
公开(公告)日：2018-11-30
申请号：CN201810735362.3
申请日：2018-07-06
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明公开了一种防克隆篡改安全SSD主控芯片架构，其中，包括：安全闪存控制器用于通过NAND FLASH阵列的每片NAND FLASH固有属性认证NAND FLASH身份，认证不通过CPU不予上电，认证通过后，则CPU上电；安全加解密模块的PUF模块用于输出稳定值，ECC模块对PUF模块输出的稳定值进行纠错，Hash函数模块将ECC模块输出的纠错后的数据进行Hash运算后输出固定长度值，作为加解密算法模块的根密钥；加解密模块用于对数据进行解密，得到的明文再经主机总线接口控制器传输到主机端。
-
公开(公告)号：CN107231414A
公开(公告)日：2017-10-03
申请号：CN201710377433.2
申请日：2017-05-25
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于ZigBee和GPRS网络的自然灾害监测系统及方法，属于环境监测技术领域。本发明通过在ZigBee网络中采用双树形的拓扑结构，使得任意节点的数据传输拥有两条以上的路径，不再受制于关键节点的工作是否正常，是否能传递数据，增强了ZigBee网络的稳定性和可靠性。同时灵活的节点定位方式使得网络的配置更加灵活，在保证位置准确性的同时提升了扩展网络的便利程度，使得ZigBee监测网络可以方便快捷的扩展。本发明的系统可靠性高、稳定性强，适用于野外自然环境的自然灾害监测。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.049 seconds)
