-
公开(公告)号：CN111130507B
公开(公告)日：2021-08-10
申请号：CN201911338815.X
申请日：2019-12-23
Applicant: 北京大学
IPC: H03K3/02
Abstract: 本发明实施例提供一种产生符合IEC61000‑4‑2标准双峰波形的电路和方法，该电路包括：TLP发生器电路和TLP外接电路，其中，所述TLP发生器电路用于产生TLP激励；所述TLP外接电路用于存储所述TLP激励产生的能量，并释放双峰波形形态的静电激励。本发明实施例提供的电路和方法，避免了对TLP静电发生器的内部电路结构进行改装带来的损坏TLP机台的风险，同时，相对于TLP静电发生器的内部改装，外部添加电路结构的方式更为简单。
-
公开(公告)号：CN110518561A
公开(公告)日：2019-11-29
申请号：CN201910681905.2
申请日：2019-07-26
Applicant: 北京大学
IPC: H02H9/04
Abstract: 本发明提供一种电源钳位ESD保护电路及集成电路结构，该电路包括：ESD检测模块、ESD触发模块和ESD泄放模块；其中，ESD检测模块，用于检测ESD脉冲信号，当ESD脉冲信号满足预设条件时，输出ESD信号；ESD触发模块，用于接收ESD信号，并根据ESD信号产生开启信号；ESD泄放模块，用于接收开启信号，并根据开启信号泄放由ESD脉冲信号产生的静电电荷。本发明提供的电源钳位ESD保护电路及集成电路结构，通过设置探测模块检测满足触发模块工作的ESD信号，解决了瞬态探测型电源钳位电路易误触发，易发生latch up和静态探测型电源钳位电路漏电流较大的缺点，且具有结构简单，触发电压可以调节的优点。
-
公开(公告)号：CN110346702A
公开(公告)日：2019-10-18
申请号：CN201910508070.0
申请日：2019-06-12
Applicant: 北京大学
IPC: G01R31/26
Abstract: 本发明公开了一种自热效应测试结构，该结构包括：第一待测器件(1)、第二待测器件(2)、第三待测器件(3)、第一传感器(4)、第二传感器(5)；所述第一待测器件(1)和所述第二待测器件(2)相对于第一传感器(4)呈镜像布置，所述第二待测器件(2)和所述第三待测器件(3)相对于第二传感器(5)呈镜像布置。本发明的优点在于：本结构极大地减少了自热器件和传感器件之间的热扩散，使得传感器件具备的温度条件更加接近于自加热器件。可同时测量自热器件源端和漏端的自热状况，能够较直接地反映出源漏温度差异。结构利用栅极隧穿电流对温度的敏感性，更快速和准确地获得被测器件的信息，降低了信息采集的时间和成本。
-
公开(公告)号：CN111044873B
公开(公告)日：2021-02-05
申请号：CN201911349883.6
申请日：2019-12-24
Applicant: 北京大学
IPC: G01R31/26
Abstract: 本申请公开了一种基于共享串联电阻的自热效应测试方法和电路结构，包括：将测试设备与电路结构相连，设置测试设备的温度；使用测试设备的输出控制电路结构中器件的工作状态；记录电路结构中待测器件在当前测试条件下的不同功率工作状态下输出的测试数据，确定当前温度下待测器件功率与串联电阻值数据集合；判断是否完成所有温度范围的测试，是则根据得到的不同温度下所有的待测器件功率与串联电阻值数据集合确定待测器件的热阻。通过控制电路结构中器件的工作状态，记录不同温度下所有的待测器件功率与串联电阻值数据集合，从而确定待测器件热阻，对设备要求低且测试方法简单，不依赖于待测器件与传感器件之间的空间位置距离、精度高。
-
公开(公告)号：CN112164749A
公开(公告)日：2021-01-01
申请号：CN202011053896.1
申请日：2020-09-29
Applicant: 北京大学
Abstract: 本发明提供了一种双极性阻变存储器及其制备方法，其中，该制备方法包括：在衬底上形成底电极；采用等离子增强的化学气相沉积法，通过调节射频功率和/或腔室压强，在底电极上形成阻变介质层；在阻变介质层上形成活性电极，以构成双极性阻变存储器。本发明的双极性阻变存储器的制备方法通过调节射频功率和/或腔室压强可以实现阻变介质层致密度的控制，进一步借助于薄膜沉积时间的变化实现阻变介质层厚度的调节以及活性电极的厚度调节，使得本发明的双极性存储器可以将较低操作电压、较快编程速度和较高的稳定性集成于一体，极大促进了该器件在物联网、嵌入式等领域的应用。
-
Patent Agency Ranking
公开(公告)号：CN110518561B
公开(公告)日：2020-10-16
申请号：CN201910681905.2
申请日：2019-07-26
Applicant: 北京大学
IPC: H02H9/04
Abstract: 本发明提供一种电源钳位ESD保护电路及集成电路结构，该电路包括：ESD检测模块、ESD触发模块和ESD泄放模块；其中，ESD检测模块，用于检测ESD脉冲信号，当ESD脉冲信号满足预设条件时，输出ESD信号；ESD触发模块，用于接收ESD信号，并根据ESD信号产生开启信号；ESD泄放模块，用于接收开启信号，并根据开启信号泄放由ESD脉冲信号产生的静电电荷。本发明提供的电源钳位ESD保护电路及集成电路结构，通过设置探测模块检测满足触发模块工作的ESD信号，解决了瞬态探测型电源钳位电路易误触发，易发生latch up和静态探测型电源钳位电路漏电流较大的缺点，且具有结构简单，触发电压可以调节的优点。
-
公开(公告)号：CN110350025A
公开(公告)日：2019-10-18
申请号：CN201910573915.4
申请日：2019-06-28
Applicant: 北京大学
Abstract: 本发明实施例提供一种基于FDSOI的gc-NMOS器件，该器件包括：N阱注入区和P阱注入区设置于P型衬底之上，N阱注入区和P阱注入区在P型衬底上的接触位置可调，埋氧区设置于所述N阱注入区和P阱注入区之上，漏区和源区均设置于埋氧区上，漏区和源区之间设置有沟道，沟道上设置金属栅区，源区上设置第一金属区，第一金属区接地，金属栅区与外接电阻的一端连接，外接电阻的另一端接地，外接电阻的可调电阻。本发明通过对外接电阻阻值大小以及埋氧区下方N阱注入区与P阱注入区接触位置的改变实现对触发电压的调节，从而能进一步降低触发电压，满足不同的ESD防护需求。
-
公开(公告)号：CN112164749B
公开(公告)日：2023-04-07
申请号：CN202011053896.1
申请日：2020-09-29
Applicant: 北京大学
Abstract: 本发明提供了一种双极性阻变存储器及其制备方法，其中，该制备方法包括：在衬底上形成底电极；采用等离子增强的化学气相沉积法，通过调节射频功率和/或腔室压强，在底电极上形成阻变介质层；在阻变介质层上形成活性电极，以构成双极性阻变存储器。本发明的双极性阻变存储器的制备方法通过调节射频功率和/或腔室压强可以实现阻变介质层致密度的控制，进一步借助于薄膜沉积时间的变化实现阻变介质层厚度的调节以及活性电极的厚度调节，使得本发明的双极性存储器可以将较低操作电压、较快编程速度和较高的稳定性集成于一体，极大促进了该器件在物联网、嵌入式等领域的应用。
-
公开(公告)号：CN111130507A
公开(公告)日：2020-05-08
申请号：CN201911338815.X
申请日：2019-12-23
Applicant: 北京大学
IPC: H03K3/02
Abstract: 本发明实施例提供一种产生符合IEC61000-4-2标准双峰波形的电路和方法，该电路包括：TLP发生器电路和TLP外接电路，其中，所述TLP发生器电路用于产生TLP激励；所述TLP外接电路用于存储所述TLP激励产生的能量，并释放双峰波形形态的静电激励。本发明实施例提供的电路和方法，避免了对TLP静电发生器的内部电路结构进行改装带来的损坏TLP机台的风险，同时，相对于TLP静电发生器的内部改装，外部添加电路结构的方式更为简单。
-
公开(公告)号：CN102738244B
公开(公告)日：2015-07-29
申请号：CN201110087509.0
申请日：2011-04-08
Applicant: 北京大学
IPC: H01L29/792 , H01L21/336 , G11C16/04
CPC classification number: H01L29/792 , G11C16/0466 , H01L21/28282
Abstract: 本发明公开了一种SONOS快闪存储器及其制备方法和操作方法。该快闪存储器包括衬底、源漏和沟道，沟道之上依次为隧穿氧化层、氮化硅陷阱层、阻挡氧化层和多晶硅控制栅；其特征在于，所述衬底为轻掺杂硅；源漏的掺杂类型不同，分别为P+区和N+区。该器件与现有标准CMOS工艺有着较好的兼容性，在具有一般SONOS快闪存储器保持特性较好的优势的同时，可以有效地提高编程效率、降低功耗、抑制穿通效应，且小尺寸特性理想。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.022 seconds)
