公开(公告)号：CN104467815B

公开(公告)日：2017-12-15

申请号：CN201410737918.4

申请日：2014-12-05

Applicant: 北京大学

Inventor： 贾嵩 ,  王子一 ,  刘黎 ,  王源 ,  张钢刚

IPC: H03K19/20

Abstract: 本发明公开了一种基于延时的双轨预充逻辑P及N型全加器电路，本发明将基于延时的双轨预充逻辑引入全加器的设计中，对现有的全加器进行改进，改进后全加器能实现更低的延时、更快的速度、更低的功耗，同时更好的抗击差分功耗攻击。

公开(公告)号：CN104682950B

公开(公告)日：2017-07-18

申请号：CN201410740717.X

申请日：2014-12-05

Applicant: 北京大学

Inventor： 贾嵩 ,  王子一 ,  刘黎 ,  王源 ,  张钢刚

IPC: H03K19/20

Abstract: 本发明公开了一种基于延时的双轨预充逻辑与非门电路以及异或门电路，通过对现有技术中基于延时的双轨预充逻辑与非门电路以及异或门电路的中PMOS晶体管或NMOS晶体管的位置变换以及增减PMOS晶体管或NMOS晶体管，实现对异或门和与非门电路的改进；改进后非门电路、异或门能实现更平衡的功耗、更快的速度、更低的功耗，同时更好的抗击差分功耗攻击。

公开(公告)号：CN104467815A

公开(公告)日：2015-03-25

申请号：CN201410737918.4

申请日：2014-12-05

Applicant: 北京大学

Inventor： 贾嵩 ,  王子一 ,  刘黎 ,  王源 ,  张钢刚

IPC: H03K19/20

Abstract: 本发明公开了一种基于延时的双轨预充逻辑P及N型全加器电路，本发明将基于延时的双轨预充逻辑引入全加器的设计中，对现有的全加器进行改进，改进后全加器能实现更低的延时、更快的速度、更低的功耗，同时更好的抗击差分功耗攻击。

公开(公告)号：CN104682950A

公开(公告)日：2015-06-03

申请号：CN201410740717.X

申请日：2014-12-05

Applicant: 北京大学

Inventor： 贾嵩 ,  王子一 ,  刘黎 ,  王源 ,  张钢刚

IPC: H03K19/20

Abstract: 本发明公开了一种基于延时的双轨预充逻辑与非门电路以及异或门电路，通过对现有技术中基于延时的双轨预充逻辑与非门电路以及异或门电路的中PMOS晶体管或NMOS晶体管的位置变换以及增减PMOS晶体管或NMOS晶体管，实现对异或门和与非门电路的改进；改进后非门电路、异或门能实现更平衡的功耗、更快的速度、更低的功耗，同时更好的抗击差分功耗攻击。