-
公开(公告)号：CN117037871B
公开(公告)日：2024-02-27
申请号：CN202311298426.5
申请日：2023-10-09
Applicant: 之江实验室
IPC: G11C11/22
Abstract: 本申请涉及一种存内计算结果的读出电路、读出方法及存储器，该电路包括依次连接的钳位电路、电流镜电路、放大电路以及模数转换电路，钳位电路、电流镜电路与铁电存储阵列的位线连接，模数转换电路与控制器连接；钳位电路用于将位线的电压锁定为预设电压；电流镜电路用于基于预设电压对位线的电流进行采样，并转换为对应的采样电压；放大电路用于放大采样电压；模数转换电路用于将放大处理后的采样电压进行模数转换，得到转换电压并发送至控制器，控制器基于转换电压得到对应的存内计算结果，解决了相关技术中存在的通过读取铁电存储阵列(56)对比文件黄江波;付炜;付志红.一种钳位电压源时域发射电路研究与设计.电子科技.2018,(06),31-35.
-
公开(公告)号：CN117575886A
公开(公告)日：2024-02-20
申请号：CN202410051039.X
申请日：2024-01-15
Applicant: 之江实验室
Abstract: 本发明公开了一种图像边缘检测器、检测方法、电子设备、介质，其中图像边缘检测器由若干层存算一体晶体管NAND阵列堆叠而成；检测方法包括：在图像边缘检测器中预存边缘特征值；获取待匹配图像；通过SUSAN模板遍历待匹配图像，得到待匹配图像中每个像素点对应的灰度差值；将待匹配图像中每个像素点对应的灰度差值与预定义的灰度差阈值进行比较，得到待匹配图像中每个像素点对应的图像特征值；将两图像特征值为一组写入图像边缘检测器，与图像边缘检测器中预存的边缘特征值进行比较，得到待匹配图像的边缘信息。本发明方法算法简单，硬件开销低，在图像研究领域具有极大的应用潜力。
-
公开(公告)号：CN116863490A
公开(公告)日：2023-10-10
申请号：CN202311130216.5
申请日：2023-09-04
Applicant: 之江实验室
IPC: G06V30/226 , G06V30/162 , G06V10/82 , G06N3/063 , G06N3/048 , G06N3/047
Abstract: 本发明公开了一种面向FeFET存储阵列的数字识别方法及硬件加速器，包括：状态机，用于控制数据预处理单元和二值神经网络计算模块；数据预处理单元，用于获取输入数据，并转换为二值数据，记为第一信号；二值神经网络计算模块，包括：第一全连接层模块，基于第一信号并根据权重、偏置计算每个神经元的输出信号；激活函数模块，用于对第一全连接层模块中每个神经元的输出信号经激励函数处理后，得到第二信号；第二全连接层模块，基于第二信号并根据权重、偏置计算每个神经元的输出信号；FeFET存储器，用于存储神经网络权重；数据输出单元，用于比较第二全连接层模块中每个神经元的输出信号，获取识别结果。
-
公开(公告)号：CN116243885A
公开(公告)日：2023-06-09
申请号：CN202310536623.X
申请日：2023-05-12
Applicant: 之江实验室
IPC: G06F7/501 , H03K19/094 , H03K19/20
Abstract: 本说明书公开了一种全加器电路及多位全加器，可以通过将各场效应晶体管进行并联以及串联，从而组成构成全加器电路的异或电路、同或电路、求和电路、以及进位电路的电路结构设计，可以使得全加器电路所需的晶体管的数量减少，进而可以降低全加器电路的功耗，并提升了全加器电路的集成度。
-
公开(公告)号：CN115425965A
公开(公告)日：2022-12-02
申请号：CN202211366929.7
申请日：2022-11-03
Applicant: 之江实验室
IPC: H03K19/20 , G06F30/34 , G06F30/343
Abstract: 本说明书公开了一种可重构逻辑门电路及电路的控制方法，可以通过更改第一脉冲的频率、第二脉冲的方向，以及直流电压的大小等电学操作，使得可重构逻辑电路的逻辑状态在第一逻辑状态和第二逻辑状态之间进行切换，从而使得一个逻辑电路可以作为两种不同的逻辑电路使用，进而可以提高硬件资源的利用率，并降低了硬件设备的成本。
-
Patent Agency Ranking
公开(公告)号：CN114639729A
公开(公告)日：2022-06-17
申请号：CN202210533320.8
申请日：2022-05-17
Applicant: 之江实验室
IPC: H01L29/423 , H01L29/78
Abstract: 本发明公开了一种场效应晶体管、低功耗CMOS集成芯片、电路及设备。所述场效应晶体管其自下而上包括衬底、绝缘界面层、栅介质层、栅电极；所述衬底两边分别设有源极和漏极，所述栅介质层具有可移动离子。所述可移动离子在电场下的迁移会在界面处产生偶极子；所述偶极子在电场转向时发生反转，使得所述场效应晶体管具有负电容特性而能实现超陡峭亚阈值摆幅。本发明可以利用栅介质中可移动离子实现超陡峭亚阈值摆幅晶体管，这可用于低功耗CMOS集成芯片。
-
公开(公告)号：CN114024546A
公开(公告)日：2022-02-08
申请号：CN202210021493.1
申请日：2022-01-10
Applicant: 之江实验室
IPC: H03K19/082 , H03K19/20 , H03K19/21
Abstract: 本发明公开了一种基于存算一体晶体管的布尔逻辑实现方法、单元及电路，该方法利用存算一体晶体管特性及其读写方式实现；其基本单元由拉电阻与阈值电压可受外界物理场调控的存算一体晶体管组成；所述基本单元中拉电阻与晶体管串联且晶体管栅极独立；所述基本单元可通过不同的电压配置方式及简单的单元级联与组合在存储数据的基础上实现十六种布尔逻辑运算。本发明可利用比传统的CMOS晶体管更少的晶体管数量实现多种逻辑运算，极大优化了电路设计面积并有效解决了存储单元与数据单元之间因数据搬运带来的功耗和时延问题。
-
公开(公告)号：CN116525685B
公开(公告)日：2023-10-13
申请号：CN202310785302.3
申请日：2023-06-29
Applicant: 之江实验室
IPC: H01L29/788 , H01L29/78 , H01L27/088 , G06N3/065
Abstract: 本说明书公开了一种类神经突触晶体管及类神经突触晶体管电路，可以通过在类神经突触晶体管的栅区中的第一栅极或第二栅极上施加脉冲电压来控制可移动离子薄膜层中的可移动离子的极化状态，从而调制它的沟道电导和阈值电压使得类神经突触晶体管能够模拟出神经突触的兴奋和抑制状态，第二栅极的引入可避免额外添加负脉冲电压所需的极性转换电路的成本，以降低神经形态电路的成本。此外，还可以通过添加一个NMOS晶体管和类神经突触晶体管串联组成类神经突触晶体管电路，避免了第一栅极或第二栅极无脉冲信号作用时电路中的待机功耗。
-
公开(公告)号：CN116863936A
公开(公告)日：2023-10-10
申请号：CN202311130282.2
申请日：2023-09-04
Applicant: 之江实验室
Abstract: 本发明公开了一种基于FeFET存算一体阵列的语音识别方法，所述方法包括：获取并预处理待识别的语音信号，得到第一矩阵；对预先训练好的语音识别网络进行拆分，将拆分后的语音识别网络部署在FeFET阵列上；将第一矩阵输入至FeFET阵列，得到第一结果；利用FeFET阵列基于归一化指数函数对第一结果进行处理，得到第二结果；根据第二结果判断语音信号对应的识别类型结果。本发明方法利用FeFET存算一体阵列同时具备存储和计算功能的特性，语音识别网络中的部分卷积运算拆分部署在阵列上，提高了运算速度，降低了运算所需的功耗，节省了硬件资源开销，并具有较好语音识别效果。
-
公开(公告)号：CN116017986B
公开(公告)日：2023-08-15
申请号：CN202310093328.1
申请日：2023-01-17
Applicant: 之江实验室
Abstract: 本申请涉及一种逻辑门电路，包括：上拉电阻和铁电晶体管，铁电晶体管内部由上至下依次设置有主栅极、沟道和背栅极，其中，沟道的两端分别设置有源极和漏极，主栅极和沟道之间由上至下依次设置有铁电层和界面层，沟道和背栅极之间由上至下依次设置有阻绝氧化层、电荷俘获层和隧穿氧化层；上拉电阻与漏极连接。通过本申请，解决了相关技术中逻辑门电路工作能耗高的问题，降低了逻辑门电路的工作能耗。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.019 seconds)
