公开(公告)号：CN111755054A

公开(公告)日：2020-10-09

申请号：CN202010020778.4

申请日：2020-01-09

Applicant: 三星电子株式会社

Inventor： 南尚完 ,  千毅贤 ,  闵丙俊

IPC: G11C16/08 ,  G11C16/14 ,  G11C16/24

Abstract: 提供了一种非易失性存储器装置。该非易失性存储器装置包括：第一存储器块，包括沿与基底垂直的方向堆叠的多个单元晶体管，所述多个单元晶体管与多条地选择线、多条字线和多条串选择线互连；块选择电路，与所述多条地选择线、所述多条字线和所述多条串选择线连接，并响应于块选择信号而将相应的驱动电压分别提供给所述多条地选择线、所述多条字线和所述多条串选择线；以及块未选择电路，仅与所述多条串选择线中的特定串选择线连接，并响应于块未选择信号而将截止电压仅提供给特定串选择线。

公开(公告)号：CN101000794A

公开(公告)日：2007-07-18

申请号：CN200710001652.7

申请日：2007-01-09

Applicant: 三星电子株式会社

Inventor： 闵丙俊 ,  李康云 ,  李汉柱 ,  田炳吉

IPC: G11C7/10 ,  G11C7/22 ,  G11C8/12 ,  G06F12/00

CPC classification number: G06F12/0638

Abstract: 在一个芯片上具有两个不同存储区的半导体存储器件包括：具有被控制成能够以至少第一和第二操作模式访问的第一可变存储区和被控制成不能以第一和第二操作模式之一访问的第二可变存储区的存储器单元阵列；以及用于存储在第一存储区和第二存储区之间进行鉴别的区信息和产生用于控制对第一存储区和第二存储区进行访问的存储器控制信号的存储器控制单元。一个存储器可以代替包括在一个芯片上的ROM和RAM的存储器组合。