公开(公告)号：CN1534789A

公开(公告)日：2004-10-06

申请号：CN200410043071.6

申请日：2004-03-10

Applicant: 三星电子株式会社

Inventor： 朴奎灿 ,  申光植 ,  张成男

IPC: H01L27/115 ,  H01L29/788 ,  H01L29/792 ,  H01L21/8247

CPC classification number: H01L27/115 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/11526 ,  H01L27/11534 ,  H01L29/42328

Abstract: 本发明公开了一种非易失性存储器件及其制造方法。非易失性存储器件包括栅线，该栅线包括栅极电介质层、底部栅极图形、栅间电介质以及顶部栅极图形，它们都是顺序叠置的。该栅间电介质的宽度比该底部栅极图形的宽度窄。

公开(公告)号：CN1577869A

公开(公告)日：2005-02-09

申请号：CN200410069850.3

申请日：2004-07-14

Applicant: 三星电子株式会社

Inventor： 申光植 ,  金汉洙 ,  许星会

IPC: H01L27/115 ,  H01L27/10 ,  H01L21/8247

CPC classification number: H01L27/11524 ,  H01L27/115 ,  H01L27/11521

Abstract: 一种EEPROM器件，包括：用于限定多个有源区的器件隔离层，延伸横跨有源区的一对控制栅极图形，以及延伸横跨有源区并插入在控制栅极图形之间的一对选择栅极图形。在控制栅极图形延伸横跨有源区的交叉区域处形成浮置栅极图形。在选择栅极图形延伸横跨有源区的交叉区域处形成下栅极图形。栅极间电介质图形设置在控制栅极图形和浮置栅极图形之间，伪电介质图形设置在选择栅极图形和下栅极图形之间。伪电介质图形基本平行于选择栅极图形，并且和选择栅极图形的一条侧壁对准以叠盖选择栅极图形的预定宽度。

公开(公告)号：CN102376566B

公开(公告)日：2015-06-10

申请号：CN201110238814.5

申请日：2011-08-19

Applicant: 三星电子株式会社

Inventor： 金钟赫 ,  金建秀 ,  申光植 ,  白贤喆 ,  曹盛纯 ,  尹永培 ,  朴正桓

IPC: H01L21/321 ,  H01L21/311 ,  G03F7/00

CPC classification number: H01L21/31144 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/3086 ,  H01L21/3088 ,  H01L21/76816

Abstract: 本发明提供一种形成用于半导体器件的图案结构的方法。在形成图案结构的方法中，半导体器件的节点分离线的切除部分通过利用牺牲掩模图案的连接部分和掩模图案的双图案化工艺形成，从而改善对准裕度。掩模图案与牺牲掩模图案之间的对准裕度提高至牺牲掩模图案的连接部分的长度的量。邻近节点分离线的线包括朝向分离线的切除部分突出的突出部分。

公开(公告)号：CN102376566A

公开(公告)日：2012-03-14

申请号：CN201110238814.5

申请日：2011-08-19

Applicant: 三星电子株式会社

Inventor： 金钟赫 ,  金建秀 ,  申光植 ,  白贤喆 ,  曹盛纯 ,  尹永培 ,  朴正桓

IPC: H01L21/321 ,  H01L21/311 ,  G03F7/00

CPC classification number: H01L21/31144 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/3086 ,  H01L21/3088 ,  H01L21/76816

Abstract: 本发明提供一种形成用于半导体器件的图案结构的方法。在形成图案结构的方法中，半导体器件的节点分离线的切除部分通过利用牺牲掩模图案的连接部分和掩模图案的双图案化工艺形成，从而改善对准裕度。掩模图案与牺牲掩模图案之间的对准裕度提高至牺牲掩模图案的连接部分的长度的量。邻近节点分离线的线包括朝向分离线的切除部分突出的突出部分。

公开(公告)号：CN100479168C

公开(公告)日：2009-04-15

申请号：CN200410069850.3

申请日：2004-07-14

Applicant: 三星电子株式会社

Inventor： 申光植 ,  金汉洙 ,  许星会

IPC: H01L27/115 ,  H01L27/10 ,  H01L21/8247

CPC classification number: H01L27/11524 ,  H01L27/115 ,  H01L27/11521

Abstract: 一种EEPROM器件，包括：用于限定多个有源区的器件隔离层，延伸横跨有源区的一对控制栅极图形，以及延伸横跨有源区并插入在控制栅极图形之间的一对选择栅极图形。在控制栅极图形延伸横跨有源区的交叉区域处形成浮置栅极图形。在选择栅极图形延伸横跨有源区的交叉区域处形成下栅极图形。栅极间电介质图形设置在控制栅极图形和浮置栅极图形之间，伪电介质图形设置在选择栅极图形和下栅极图形之间。伪电介质图形基本平行于选择栅极图形，并且和选择栅极图形的一条侧壁对准以叠盖选择栅极图形的预定宽度。

公开(公告)号：CN100403542C

公开(公告)日：2008-07-16

申请号：CN200410043071.6

申请日：2004-03-10

Applicant: 三星电子株式会社

Inventor： 朴奎灿 ,  申光植 ,  张成男

IPC: H01L27/115 ,  H01L29/788 ,  H01L29/792 ,  H01L21/8247

CPC classification number: H01L27/115 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/11526 ,  H01L27/11534 ,  H01L29/42328

Abstract: 本发明公开了一种非易失性存储器件及其制造方法。非易失性存储器件包括栅线，该栅线包括栅极电介质层、底部栅极图形、栅间电介质以及顶部栅极图形，它们都是顺序叠置的。该栅间电介质的宽度比该底部栅极图形的宽度窄。