公开(公告)号：CN114068548A

公开(公告)日：2022-02-18

申请号：CN202110495619.4

申请日：2021-05-07

Applicant: 三星电子株式会社

Inventor： 李炅奂 ,  金容锡 ,  金炫哲 ,  徐亨源 ,  柳成原 ,  洪载昊

IPC: H01L27/108 ,  H01L27/06

Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置包括：字线，在基底上沿竖直方向延伸；沟道层，围绕字线以构造单元晶体管，并且呈具有预定水平宽度的水平环形形状；位线，沿第一水平方向设置在沟道层的一端处，并且沿垂直于第一水平方向的第二水平方向延伸；以及单元电容器，沿第一水平方向设置在沟道层的另一端处，单元电容器包括沿竖直方向延伸的上电极层、围绕上电极层的下电极层以及设置在上电极层与下电极层之间的电容器介电层。

公开(公告)号：CN109285835B

公开(公告)日：2023-08-18

申请号：CN201810777809.3

申请日：2018-07-16

Applicant: 三星电子株式会社

Inventor： 李炫静 ,  禹东秀 ,  李进成 ,  全南镐 ,  洪载昊

IPC: H10B43/27 ,  H10B43/35 ,  H10B41/35 ,  H10B41/41

Abstract: 一种半导体存储器件包括限定衬底的有源区域的分隔构件。栅极线与所述有源区域相交并且被埋入在所述衬底中形成的沟槽中。每条所述栅极线包括下电极结构和在所述下电极结构上的上电极结构。所述上电极结构包括源层，所述源层基本上覆盖所述沟槽的侧壁并且包括功函数调整元素。导电层在所述源层上。功函数调整层设置在所述源层与所述导电层之间。所述功函数调整层包括与所述源层的材料不同的材料，并且掺杂有所述功函数调整元素。

公开(公告)号：CN114497055A

公开(公告)日：2022-05-13

申请号：CN202110695655.5

申请日：2021-06-22

Applicant: 三星电子株式会社

Inventor： 金炫哲 ,  洪载昊 ,  金容锡 ,  金一权 ,  徐亨源 ,  柳成原 ,  李炅奂

IPC: H01L27/11568 ,  H01L27/11578

Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置包括：第一导线，在垂直于基底的顶表面的第一方向上堆叠；第二导线，在第一方向上延伸，并且与第一导线相交；以及存储器单元，分别设置在第一导线与第二导线之间的多个相交点处。存储器单元中的每个存储器单元包括平行于基底的顶表面的半导体图案、围绕半导体图案的沟道区的第一栅电极和第二栅电极以及位于半导体图案与第一栅电极和第二栅电极中的每个之间的电荷存储图案，半导体图案包括具有第一导电类型的源区、具有第二导电类型的漏区以及在源区与漏区之间的沟道区。

公开(公告)号：CN113972209A

公开(公告)日：2022-01-25

申请号：CN202110389976.2

申请日：2021-04-12

Applicant: 三星电子株式会社

Inventor： 洪载昊 ,  李炅奂 ,  金炫哲 ,  金熙中 ,  朴玄睦 ,  李基硕 ,  赵珉熙

IPC: H01L27/108 ,  H01L29/78

Abstract: 提供了一种存储器装置。所述存储器装置包括：基底；存储器单元，设置在基底上；沟道，设置在存储器单元上；字线，被沟道围绕并且沿第一水平方向延伸；栅极绝缘层，置于沟道与字线之间；以及位线，接触沟道的上端并且沿与第一水平方向交叉的第二水平方向延伸。

公开(公告)号：CN113690239A

公开(公告)日：2021-11-23

申请号：CN202011451468.4

申请日：2020-12-10

Applicant: 三星电子株式会社

Inventor： 金炫哲 ,  金容锡 ,  金熙中 ,  山田悟 ,  柳成原 ,  李炅奂 ,  洪载昊

IPC: H01L27/108

Abstract: 公开了一种半导体装置，所述半导体装置包括第一导线和与第一导线间隔开的第二导线。半导体图案设置在第一导线与第二导线之间。半导体图案包括具有第一导电类型杂质的、设置为与第一导线相邻的第一半导体图案。具有第二导电类型杂质的第二半导体图案设置为与第二导线相邻。第三半导体图案设置在第一半导体图案与第二半导体图案之间。第三半导体图案包括设置为与第一半导体图案相邻的第一区域和设置在第一区域与第二半导体图案之间的第二区域。第一区域和第二区域中的至少一个包括本征半导体层。第一栅极线与第一区域交叉，并且第二栅极线与第二区域交叉。

公开(公告)号：CN113675332A

公开(公告)日：2021-11-19

申请号：CN202110184630.9

申请日：2021-02-10

Applicant: 三星电子株式会社

Inventor： 李炅奂 ,  金容锡 ,  金森宏治 ,  皮雄焕 ,  金炫哲 ,  柳成原 ,  洪载昊

IPC: H01L43/02 ,  H01L43/08 ,  H01L27/22 ,  H01L43/12

Abstract: 一种存储装置包括：磁性轨道层，所述磁性轨道层在衬底上延伸，所述磁性轨道层具有二维绒毛状的折叠结构；多个读取单元，所述多个读取单元包括多个固定层和位于所述磁性轨道层与所述多个固定层中的每个固定层之间的隧道势垒层；和多条位线，所述多条位线在所述多个读取单元中的不同的读取单元上延伸，所述多个读取单元位于所述磁性轨道层与所述多条位线中的相应的位线之间。

公开(公告)号：CN109285835A

公开(公告)日：2019-01-29

申请号：CN201810777809.3

申请日：2018-07-16

Applicant: 三星电子株式会社

Inventor： 李炫静 ,  禹东秀 ,  李进成 ,  全南镐 ,  洪载昊

IPC: H01L27/108 ,  H01L21/8242

Abstract: 一种半导体存储器件包括限定衬底的有源区域的分隔构件。栅极线与所述有源区域相交并且被埋入在所述衬底中形成的沟槽中。每条所述栅极线包括下电极结构和在所述下电极结构上的上电极结构。所述上电极结构包括源层，所述源层基本上覆盖所述沟槽的侧壁并且包括功函数调整元素。导电层在所述源层上。功函数调整层设置在所述源层与所述导电层之间。所述功函数调整层包括与所述源层的材料不同的材料，并且掺杂有所述功函数调整元素。

公开(公告)号：CN112086462B

公开(公告)日：2025-03-21

申请号：CN202010406162.0

申请日：2020-05-14

Applicant: 三星电子株式会社

Inventor： 李炅奂 ,  金容锡 ,  金泰勋 ,  朴硕汉 ,  山田悟 ,  洪载昊

IPC: H10B43/30 ,  H10B43/20 ,  H10B43/27

Abstract: 本发明提供了垂直半导体器件。该垂直半导体器件包括：在衬底上的沟道，该沟道在实质上垂直于衬底的上表面的第一方向上延伸；第一数据存储结构，接触沟道的第一侧壁；在沟道的第二侧壁上的第二数据存储结构；以及在第二数据存储结构的表面上的栅极图案，其中栅极图案在第一方向上彼此间隔开，并且栅极图案在实质上平行于衬底的上表面的第二方向上延伸。

公开(公告)号：CN114725065A

公开(公告)日：2022-07-08

申请号：CN202111203504.X

申请日：2021-10-15

Applicant: 三星电子株式会社

Inventor： 柳成原 ,  金容锡 ,  金一权 ,  金炫哲 ,  徐亨源 ,  李炅奂 ,  洪载昊

IPC: H01L23/538 ,  H01L27/108

Abstract: 公开了一种半导体存储装置。所述半导体存储装置可以包括具有数据存储器件的数据存储层、设置在所述数据存储层上的互连层以及设置在所述数据存储层和所述互连层之间的选择元件层。所述互连层可以包括在第一方向上延伸的位线。所述选择元件层可以包括单元晶体管，所述单元晶体管连接在所述数据存储器件之一和所述位线之一之间，并且所述单元晶体管可以包括有源图案和字线，所述字线与所述有源图案交叉并在与所述第一方向交叉的第二方向上延伸。

公开(公告)号：CN114300453A

公开(公告)日：2022-04-08

申请号：CN202110819494.6

申请日：2021-07-20

Applicant: 三星电子株式会社

Inventor： 洪载昊 ,  金炫哲 ,  金容锡 ,  金一权 ,  徐亨源 ,  柳成原 ,  李炅奂

IPC: H01L27/108

Abstract: 根据本发明构思的半导体存储器装置包括：半导体基底；共源极半导体层，掺杂有第一导电类型的杂质，位于半导体基底上；多个绝缘层和多个字线结构，交替堆叠在共源极半导体层上；存储器单元介电层，穿透所述多个绝缘层和所述多个字线结构，并且覆盖在竖直方向上延伸的沟道孔的内壁；以及存储器单元结构，填充沟道孔。存储器单元结构包括沟道层和漏极层，在沟道层上设置有存储器单元介电层，沟道层填充沟道孔的至少一部分，并且漏极层覆盖沟道层的上表面，掺杂有第二导电类型的杂质，并填充沟道孔的上部的一部分。