公开(公告)号：CN107452870A

公开(公告)日：2017-12-08

申请号：CN201710303448.4

申请日：2017-05-03

Applicant: 三星电子株式会社

Inventor： 李吉镐 ,  徐基晰 ,  韩胤声 ,  高宽协 ,  宋胤宗

IPC: H01L43/08 ,  H01L43/12

CPC classification number: H01L43/02 ,  H01L27/222 ,  H01L43/12 ,  H01L43/08

Abstract: 一种数据存储器件以及用于制造该数据存储器件的方法提供一种具有优异可靠性且易于制造的数据存储器件。该数据存储器件包括：包括单元区和外围电路区的衬底；在外围电路区上的第一导电线；在衬底与第一导电线之间的外围接触插塞，外围接触插塞与第一导电线接触；在单元区上的第二导电线；在衬底与第二导电线之间的多个数据存储结构；以及在衬底与数据存储结构的每个之间以及在衬底与外围接触插塞之间的布线结构。第一导电线包括自衬底具有比第二导电线的底表面的位置更低的位置的底表面。

公开(公告)号：CN110942799B

公开(公告)日：2025-05-13

申请号：CN201910890918.0

申请日：2019-09-20

Applicant: 三星电子株式会社

Inventor： 徐基晰 ,  高宽协 ,  宋胤宗

IPC: G11C29/42

Abstract: 提供了有多种纠错功能的存储器器件和存储器系统及其操作方法。所述存储器系统包括：存储器单元阵列，包括第一存储器区域和第二存储器区域；输入/输出电路，包括输入/输出线，其用于向第一存储器区域和第二存储器区域发送或从第一存储器区域和第二存储器区域接收数据位和奇偶校验位；和纠错电路，包括多个子纠错电路，该多个子纠错电路包括第一子纠错电路和第二子纠错电路，其中第一子纠错电路用于对通过输入/输出线接收的第一存储器区域的第一数据位执行第一纠错操作，第二子纠错电路用于对通过输入/输出线接收的第二存储器区域的第二数据位执行第二纠错操作。第一存储器区域具有比第二存储器区域更高的误码率。

公开(公告)号：CN110942799A

公开(公告)日：2020-03-31

申请号：CN201910890918.0

申请日：2019-09-20

Applicant: 三星电子株式会社

Inventor： 徐基晰 ,  高宽协 ,  宋胤宗

IPC: G11C29/42

Abstract: 提供了有多种纠错功能的存储器器件和存储器系统及其操作方法。所述存储器系统包括：存储器单元阵列，包括第一存储器区域和第二存储器区域；输入/输出电路，包括输入/输出线，其用于向第一存储器区域和第二存储器区域发送或从第一存储器区域和第二存储器区域接收数据位和奇偶校验位；和纠错电路，包括多个子纠错电路，该多个子纠错电路包括第一子纠错电路和第二子纠错电路，其中第一子纠错电路用于对通过输入/输出线接收的第一存储器区域的第一数据位执行第一纠错操作，第二子纠错电路用于对通过输入/输出线接收的第二存储器区域的第二数据位执行第二纠错操作。第一存储器区域具有比第二存储器区域更高的误码率。