公开(公告)号：CN102667722B

公开(公告)日：2016-10-19

申请号：CN201080047900.1

申请日：2010-08-23

Applicant: ARM有限公司

Inventor： 迈克尔·约翰·威廉斯 ,  斯图亚特·大卫·贝尔斯

IPC: G06F9/50

CPC classification number: G06F9/5077

Abstract: 一种处理器(6)被提供，该处理器(6)具有多个硬件资源，诸如性能监视器(12)和上下文指针(18)。边界指示电路(14、20)储存边界值，该边界值是可编程的并且指示将硬件资源分割成第一部份和第二部份的边界位置。资源控制电路(16、22)控制对硬件资源的访问，以使得当程序执行电路(8)正执行第一程序时，其响应于关于所述多个硬件资源有多少的查询而传回第一值，而当程序执行电路正执行第二程序时，其通过传回对应于第二部份内的那些硬件资源的值来响应这样的查询。

公开(公告)号：CN103140837A

公开(公告)日：2013-06-05

申请号：CN201180045900.2

申请日：2011-07-25

Applicant: ARM有限公司

Inventor： 迈克尔·约翰·威廉斯 ,  理查德·罗伊·格里森思怀特 ,  西蒙·约翰·克拉斯克

IPC: G06F11/36

CPC classification number: G06F11/3644 ,  G06F9/3004 ,  G06F9/30112 ,  G06F9/30149 ,  G06F9/30189 ,  G06F9/45554 ,  G06F11/3648

Abstract: 提供一种数据处理装置，包含数据处理电路与除错电路。在操作于除错模式时，除错电路控制处理电路的操作。在进入除错模式时，数据处理电路确定数据处理装置的当前操作状态。数据处理电路根据所确定的当前操作状态，分配复数个指令集的一个来作为除错指令集。

公开(公告)号：CN103176926A

公开(公告)日：2013-06-26

申请号：CN201210279539.6

申请日：2012-08-03

Applicant: ARM有限公司

Inventor： 什沙德利·考科特 ,  迈克尔·约翰·威廉斯

IPC: G06F13/16

CPC classification number: G01R31/31705

Abstract: 公开了调试屏障事务。集成电路2包括一个或多个事务主装置8、10、12、4用于经由互连电路20发出数据事务。调试访问端口电路被配置为响应于从调试控制器6接收的调试命令来生成被发出到互连电路的屏障事务。当数据事务经过互连电路时，互连电路通过限制至少某些数据事务的相对排序来响应于所接收的屏障事务。

公开(公告)号：CN103119566A

公开(公告)日：2013-05-22

申请号：CN201180045568.X

申请日：2011-07-25

Applicant: ARM有限公司

Inventor： 理查德·罗伊·格里森思怀特 ,  迈克尔·约翰·威廉斯

IPC: G06F11/36

CPC classification number: G06F11/3648 ,  G06F9/30189

Abstract: 提供了一种包括处理电路和指令译码电路的数据处理装置。该数据处理装置能够操作于多个不同的特权。该数据处理装置的处理电路对程序指令施加对于存储器和处于不同特权层级的一组寄存器中的至少一个的不同的存取许可。提供了一种除错特权层级切换指令，译码电路响应于此指令在处理电路处于除错模式的情况下将处理电路从当前特权层级切换至目标特权层级。然而，如果处理电路处于非除错模式，则指令译码电路避免特权层级切换指令的执行，而无论当前特权层级如何。

公开(公告)号：CN102667722A

公开(公告)日：2012-09-12

申请号：CN201080047900.1

申请日：2010-08-23

Applicant: ARM有限公司

Inventor： 迈克尔·约翰·威廉斯 ,  斯图亚特·大卫·贝尔斯

IPC: G06F9/50

CPC classification number: G06F9/5077

Abstract: 一种处理器(6)被提供，该处理器(6)具有多个硬件资源，诸如性能监视器(12)和上下文指针(18)。边界指示电路(14、20)储存边界值，该边界值是可编程的并且指示将硬件资源分割成第一部份和第二部份的边界位置。资源控制电路(16、22)控制对硬件资源的访问，以使得当程序执行电路(8)正执行第一程序时，其响应于关于所述多个硬件资源有多少的查询而传回第一值，而当程序执行电路正执行第二程序时，其通过传回对应于第二部份内的那些硬件资源的值来响应这样的查询。

公开(公告)号：CN103176926B

公开(公告)日：2017-07-28

申请号：CN201210279539.6

申请日：2012-08-03

Applicant: ARM有限公司

Inventor： 什沙德利·考科特 ,  迈克尔·约翰·威廉斯

IPC: G06F13/16

CPC classification number: G01R31/31705

Abstract: 公开了调试屏障事务。集成电路2包括一个或多个事务主装置8、10、12、4用于经由互连电路20发出数据事务。调试访问端口电路被配置为响应于从调试控制器6接收的调试命令来生成被发出到互连电路的屏障事务。当数据事务经过互连电路时，互连电路通过限制至少某些数据事务的相对排序来响应于所接收的屏障事务。

公开(公告)号：CN103119566B

公开(公告)日：2016-08-31

申请号：CN201180045568.X

申请日：2011-07-25

Applicant: ARM有限公司

Inventor： 理查德·罗伊·格里森思怀特 ,  迈克尔·约翰·威廉斯

IPC: G06F11/36

CPC classification number: G06F11/3648 ,  G06F9/30189

Abstract: 提供了一种包括处理电路和指令译码电路的数据处理装置。该数据处理装置能够操作于多个不同的特权。该数据处理装置的处理电路对程序指令施加对于存储器和处于不同特权层级的一组寄存器中的至少一个的不同的存取许可。提供了一种除错特权层级切换指令，译码电路响应于此指令在处理电路处于除错模式的情况下将处理电路从当前特权层级切换至目标特权层级。然而，如果处理电路处于非除错模式，则指令译码电路避免特权层级切换指令的执行，而无论当前特权层级如何。