公开(公告)号：CN111527479B

公开(公告)日：2024-06-14

申请号：CN201880084565.9

申请日：2018-08-30

Applicant: ARM有限公司

Inventor： 理查德·罗伊·格里森思怀特

IPC: G06F12/0888 ,  G06F12/0897 ,  G06F12/126 ,  G06F12/0804 ,  G06F12/0846 ,  G06F12/0864 ,  G06F12/14 ,  G06F12/0862 ,  G06F9/38 ,  G06F21/57 ,  G06F21/75 ,  G06F12/0815

Abstract: 装置(2)包括：执行指令的推测性执行的处理电路(4)；主缓存存储区(30)；推测性缓存存储区(32)；以及缓存控制电路(34)，该缓存控制电路(34)在处理电路触发的推测性存储器访问保持推测性的情况下，将由推测性存储器访问引起的分配的条目分配给推测性缓存存储区而不是主缓存存储区。这能够帮助防止潜在的安全攻击，这些攻击利用缓存定时侧信道来获取关于由推测性存储器访问引起的对于缓存的分配的信息。

公开(公告)号：CN111133418B

公开(公告)日：2023-12-22

申请号：CN201880060737.9

申请日：2018-08-21

Applicant: ARM有限公司

Inventor： 马修·詹姆斯·霍斯内尔 ,  格里戈里奥斯·马格克里斯 ,  理查德·罗伊·格里森思怀特 ,  斯蒂芬·迪斯特尔霍斯特

IPC: G06F9/46 ,  G06F9/38 ,  G06F9/30

Abstract: 数据处理设备具有处理电路，该处理电路具有支持使用事务存储器执行事务的事务存储器支持电路。响应于例外屏蔽更新指令(该例外屏蔽更新指令系更新例外屏蔽信息以启用在事务处理开始时被禁用的例外的至少一个子集)，处理电路4允许对在例外屏蔽更新指令后的事务的一个或多个后续指令的未中止处理。

公开(公告)号：CN112639750A

公开(公告)日：2021-04-09

申请号：CN201980055095.8

申请日：2019-10-21

Applicant: ARM有限公司

Inventor： 鲁本·鲍里索维奇·艾拉佩蒂安 ,  格雷姆·彼得·巴尔内斯 ,  理查德·罗伊·格里森思怀特

IPC: G06F12/14 ,  G06F12/1027

Abstract: 本申请提供一种用于控制存储器存取的装置及方法。装置具有存储器存取电路系统，用于响应于目标地址执行卷标保护型存储器存取操作，默认的卷标保护型存储器存取操作包括以下步骤：比较地址卷标与保护卷标，地址卷标与目标地址相关联，保护卷标储存在与一个或多个存储器位置的区块相关联的存储器系统中，一个或多个存储器位置的区块包括由目标地址识别出的寻址位置；以及生成是否在保护卷标与地址卷标之间检测到匹配的指示。此外，装置具有控制卷标储存器，用于对多个存储器区域中的每个区域，储存配置控制信息，此配置控制信息用于控制当目标地址在存储器区域内时存储器存取电路系统如何执行卷标保护型存储器存取操作。每个存储器区域对应于多个区块。这提供用于执行卷标保护型存储器存取操作的非常灵活且高效的机制。

公开(公告)号：CN105247485B

公开(公告)日：2019-11-08

申请号：CN201480028238.3

申请日：2014-05-12

Applicant: ARM 有限公司

Inventor： 安东尼·耶布森 ,  理查德·罗伊·格里森思怀特 ,  迈克尔·亚历山大·肯尼迪 ,  伊恩·迈克尔·考尔菲尔德

IPC: G06F9/48

Abstract: 一种数据处理设备，包括多个系统寄存器，该多个系统寄存器包括用于控制对进入中断的处理的一组中断处理寄存器。这样的数据处理设备还包括：处理电路，被配置为在多个执行等级处执行软件；中断控制器电路，被配置为将进入中断路由至被配置为在多个执行等级中的一个执行等级处运行的中断处理软件；以及寄存器访问控制电路，被配置为根据进入中断被路由至的所述多个执行等级中的一个执行等级来动态控制对中断处理寄存器中的至少一些寄存器的访问。访问被控制以使得被配置为在特定执行等级处运行的中断处理软件有权访问进入中断必需的中断处理寄存器中的至少一些中断处理寄存器。此外，被配置为在该特定执行等级处运行的中断处理软件无权访问用于处理被路由至被配置为在具有更多特权的执行等级处运行的中断处理软件的不同进入中断的中断处理寄存器。因此，增大了中断处理软件的灵活性同时维护了这样的类数据处理设备的安全。

公开(公告)号：CN108885549A

公开(公告)日：2018-11-23

申请号：CN201780017738.0

申请日：2017-03-21

Applicant: ARM有限公司

Inventor： 托马斯·克里斯多夫·格鲁卡特 ,  理查德·罗伊·格里森思怀特 ,  西蒙·约翰·克拉斯克 ,  弗朗索瓦·克里斯托弗·雅克·波特曼 ,  布兰得利·约翰·史密斯

IPC: G06F9/30 ,  G06F9/32

CPC classification number: G06F9/30058 ,  G06F9/321 ,  G06F9/322

Abstract: 一种数据处理系统提供分支转发指令(BF)，其具有指定要分支到的分支目标地址和标识该分支转发指令之后的程序指令的分支点的可编程参数，当到达该分支转发指令时，后跟到分支目标地址的分支。

公开(公告)号：CN104115154B

公开(公告)日：2017-09-29

申请号：CN201380008433.5

申请日：2013-01-09

Applicant: ARM 有限公司

Inventor： 托马斯·克里斯托弗·乔洛卡特 ,  理查德·罗伊·格里森思怀特

IPC: G06F21/52

CPC classification number: G06F21/52 ,  G06F9/30134 ,  G06F9/462 ,  G06F21/6245 ,  G06F2221/2105

Abstract: 一种数据处理设备，包括：数据处理电路，用于响应于程序代码而执行数据处理操作；多个寄存器；以及用于存储数据的数据存储装置，所述数据存储装置包括多个具有不同安全级别的区域，并且包括用于存储可被在安全域中工作的数据处理电路访问并且不可被在较不安全域中工作的数据处理电路访问的敏感数据的至少一个安全区域以及用于存储较不安全数据的较不安全区域。数据存储装置包括至少两个堆栈，即安全区域中的安全堆栈和较不安全区域中的较不安全堆栈。数据处理电路在处理在安全区域中存储的程序代码时在安全域中工作并且在处理在较不安全区域中存储的程序代码时在较不安全域中工作；其中数据处理电路被配置为响应于正被执行的程序代码的存储位置而确定要将数据存储到哪个堆栈或者要从哪个堆栈中加载数据。响应于在第一区域中存储的程序代码调用将被执行的函数，函数代码被存储在第二区域中，该第二区域具有与第一区域不同的安全级别，数据处理电路被配置为确定所述第一和第二区域中的哪一个具有更低安全级别并且被配置为在执行程序代码和函数代码时针对函数变元和返回数据值访问具有所述更低安全级别的区域的堆栈。

公开(公告)号：CN103430158B

公开(公告)日：2017-08-04

申请号：CN201280013329.0

申请日：2012-02-03

Applicant: ARM 有限公司

Inventor： 迈克尔·约翰·威廉姆斯 ,  理查德·罗伊·格里森思怀特

IPC: G06F11/36

CPC classification number: G06F11/2236 ,  G06F11/3632

Abstract: 本发明公开一种用于诊断处理指令流的处理器的方法和设备。方法包括：(i)控制所述处理器以单步骤模式执行，从而来自所述指令流的单个指令被执行，所述处理器判定所述单个指令是否为至少一种预定类型中的一种的指令并且在数据储存位置处储存类型指示符，并且在所述处理器已处理所述单个指令之后发生诊断异常；(ii)在所述诊断异常之后执行诊断操作，包括：访问储存于所述数据储存位置中的所述类型指示符；以及(iiia)响应于指示所述单个指令并非所述预定类型中的一种的所述类型指示符，控制所述处理器继续以所述单步骤模式执行指令，从而在从所述诊断异常返回之后执行下一单个指令；(iiib)响应于指示所述单个指令为所述至少一种预定类型中的一种的所述类型指示符，控制所述处理器退出所述单步骤模式并且不执行作为后面跟随着诊断异常的单个指令的所述指令流内的下一指令。

公开(公告)号：CN102792285B

公开(公告)日：2016-03-09

申请号：CN201180010468.3

申请日：2011-02-08

Applicant: ARM有限公司

Inventor： 理查德·罗伊·格里森思怀特

IPC: G06F12/109

CPC classification number: G06F12/10 ,  G06F12/1009 ,  G06F2212/651

Abstract: 内存地址转换电路(14)使用储存在转换表(28、32、36、38、40、42)层级中的转换数据，执行由上而下页表移走操作以将虚拟内存地址VA转换为物理内存地址PA。页大小变量S被用于控制内存地址转换电路(14)以使用物理内存地址、虚拟内存地址及转换表的不同大小S的页进行操作。这些不同大小可全部为4kB或全部为64kB。该系统可支持多个虚拟机运行环境。如同相关联超管理器(62)设定其页大小一样，这些虚拟机运行环境可独立地设定其自身的页大小变量。

公开(公告)号：CN102763092B

公开(公告)日：2015-08-12

申请号：CN201080064141.X

申请日：2010-12-16

Applicant: ARM有限公司

Inventor： 理查德·罗伊·格里森思怀特

IPC: G06F12/14

CPC classification number: G06F12/1491 ,  G06F21/52 ,  G06F21/74 ,  G06F21/79 ,  G06F2221/2105

Abstract: 一种用于处理数据(2)的设备，包括处理器(8)、存储器(6)和存储器控制电路(12)。处理器(8)在多种硬件模式中操作，包括特权模式和用户模式。当在特权模式中操作时，如果寄存器(46)内的安全标志被设置以表示防止机制有效，则存储器控制电路(12)防止处理器(8)从用户模式内可写入的存储器(6)内的存储器地址区域(34、38、42)获取指令。

公开(公告)号：CN104704503A

公开(公告)日：2015-06-10

申请号：CN201380050004.4

申请日：2013-08-07

Applicant: ARM有限公司

Inventor： 托马斯·克里斯托弗·乔洛卡特 ,  理查德·罗伊·格里森思怀特 ,  西蒙·约翰·克拉斯克

IPC: G06F21/52

CPC classification number: G06F21/52 ,  G06F9/30134 ,  G06F9/462 ,  G06F2221/034 ,  G06F2221/2105

Abstract: 数据处理装置和方法被提供用于处理数据。数据处理装置包括：处理电路，用于响应于程序代码而执行数据处理操作；以及数据存储设备，用于存储数据，数据存储设备包括多个区域，其包括安全区域和次安全区域。安全区域被配置为存储当在安全域中操作时可被处理电路访问而当在次安全域中操作时不可被处理电路访问的敏感数据。数据存储设备包括多个栈，其包括在安全区域中的安全栈。处理电路包括栈访问电路，其被配置为响应于需要从安全域转换到次安全域的事件而将预定处理状态存储到安全栈。特别地，如果事件是第一事件类型，则由栈访问电路存储的预定处理状态至少包括被存储在安全栈上的预定相对位置处的返回地址。相反，如果事件是第二事件类型，则由栈访问电路存储的预定处理状态至少包括被存储在预定相对位置处的第一值，其中该第一值不是程序代码的有效地址。处理电路还包括故障检查电路，其被配置为在接收到从次安全域到安全域的第一事件类型返回时，如果存储在预定相对位置中的数据是第一值，则标识第一故障情况。该方法提供了对抗试图使用错误返回方法(例如，从异常执行函数调用返回或从函数调用执行异常返回)的来自次安全域的攻击的保护。