公开(公告)号：CN112567340B

公开(公告)日：2025-02-28

申请号：CN201980053058.3

申请日：2019-08-06

Applicant: ARM有限公司

Inventor： 柯蒂斯·格伦·邓纳姆 ,  帕维尔·沙米斯 ,  詹姆师德·加拉 ,  迈克尔·菲利普

IPC: G06F9/30 ,  G06F9/38

Abstract: 一种用于对处理交易序列进行排序的系统、装置以及方法。所述方法包括从存储器访问要执行的操作的程序序列。接收到指令，其中一些指令具有标识符或助记符，用于将那些已识别的操作与其他没有标识符或助记符的操作区分开。助记符指示操作的程序序列的执行的分配。基于助记符将操作的程序序列分组，以使某些操作与其他操作分开。

公开(公告)号：CN109997113B

公开(公告)日：2023-05-23

申请号：CN201780072060.6

申请日：2017-11-09

Applicant: ARM有限公司

Inventor： 柯蒂斯·格伦·邓纳姆 ,  乔纳森·柯蒂斯·比尔德 ,  罗克萨娜·鲁西托鲁

IPC: G06F9/48 ,  G06F9/46 ,  G06F12/0815

Abstract: 数据处理装置，包括：一个或多个互连的处理元件；每个处理元件被配置为执行程序任务的处理指令；每个处理元件被配置为在由该处理元件执行程序任务之后，保存与该程序任务有关的上下文数据；并且在恢复程序任务的执行时，加载由该处理元件或所述处理元件中的另一处理元件先前保存的上下文数据；每个处理元件具有相应的关联格式定义数据，以定义一组或多组数据项以包含在所述上下文数据中；所述装置包括格式选择电路，所述格式选择电路将每个所述处理元件的所述格式定义数据传送给所述处理元件中的其他处理元件，并且响应于每个所述处理元件的所述格式定义数据，确定一组公共数据项以包含在所述上下文数据中。

公开(公告)号：CN110869915A

公开(公告)日：2020-03-06

申请号：CN201880046718.0

申请日：2018-07-05

Applicant: ARM有限公司

Inventor： 乔纳森·柯蒂斯·比尔德 ,  柯蒂斯·格伦·邓纳姆 ,  罗克萨娜·鲁西托鲁

IPC: G06F12/1036 ,  G06F12/0888 ,  G06F12/14 ,  G06F9/455

Abstract: 存储器地址转换装置包括：转换数据存储库，用于存储转换数据的一个或多个实例，转换数据提供地址范围边界值，这些地址范围边界值定义虚拟存储器地址空间中的相应虚拟存储器地址边界之间的虚拟存储器地址的范围，并且转换数据指示虚拟存储器地址的范围内的虚拟存储器地址与输出地址空间中的对应输出存储器地址之间的转换；检测器电路，用于检测待转换的给定虚拟存储器地址是否位于由转换数据存储库中的转换数据的实例所定义的虚拟存储器地址的范围内；其中，检测器电路被配置为：当待转换的给定虚拟存储器地址位于由转换数据存储库存储的转换数据的任何实例所定义的虚拟存储器地址的范围之外时，取回转换数据的一个或多个另外实例；以及转换电路，用于将由检测到的转换数据实例所定义的转换应用于给定虚拟存储器地址。

公开(公告)号：CN110869916B

公开(公告)日：2023-10-24

申请号：CN201880046462.3

申请日：2018-07-05

Applicant: ARM有限公司

Inventor： 乔纳森·柯蒂斯·比尔德 ,  罗克萨娜·鲁西托鲁 ,  柯蒂斯·格伦·邓纳姆

IPC: G06F12/109 ,  G06F12/1036

Abstract: 提供一种系统、装置和方法，其中虚拟存储器地址范围和该范围的副本被映射到数据处理系统中的相同第一系统地址范围，直到虚拟存储器地址范围中的地址或其副本被写入为止。通用系统地址范围包括多个分区。响应于对通用地址范围的分区中的地址的写入请求，生成第二系统地址范围。第二系统地址范围被映射到与第一系统地址范围相同的物理地址，除了包含待写入的地址的分区以及其在第二系统地址范围中的相应分区被映射到不同的物理地址之外。第一层映射数据可以被存储在范围表缓冲器中，并且在生成第二系统地址范围时被更新。

公开(公告)号：CN109997113A

公开(公告)日：2019-07-09

申请号：CN201780072060.6

申请日：2017-11-09

Applicant: ARM有限公司

Inventor： 柯蒂斯·格伦·邓纳姆 ,  乔纳森·柯蒂斯·比尔德 ,  罗克萨娜·鲁西托鲁

IPC: G06F9/48 ,  G06F9/46 ,  G06F12/0815

Abstract: 数据处理装置，包括：一个或多个互连的处理元件；每个处理元件被配置为执行程序任务的处理指令；每个处理元件被配置为在由该处理元件执行程序任务之后，保存与该程序任务有关的上下文数据；并且在恢复程序任务的执行时，加载由该处理元件或所述处理元件中的另一处理元件先前保存的上下文数据；每个处理元件具有相应的关联格式定义数据，以定义一组或多组数据项以包含在所述上下文数据中；所述装置包括格式选择电路，所述格式选择电路将每个所述处理元件的所述格式定义数据传送给所述处理元件中的其他处理元件，并且响应于每个所述处理元件的所述格式定义数据，确定一组公共数据项以包含在所述上下文数据中。

公开(公告)号：CN109997112A

公开(公告)日：2019-07-09

申请号：CN201780072016.5

申请日：2017-11-09

Applicant: ARM有限公司

Inventor： 柯蒂斯·格伦·邓纳姆 ,  乔纳森·柯蒂斯·比尔德 ,  罗克萨娜·鲁西托鲁

IPC: G06F9/46 ,  G06F9/48 ,  G06F9/54 ,  G06F12/0815

Abstract: 数据处理装置包括：一个或多个互连的处理元件，每个互连的处理元件被配置为执行程序任务的处理指令；相干存储器电路，该相干存储器电路存储能够由每个所述处理元件访问的一个或多个数据副本，使得由一个处理元件写入所述相干存储器电路中的存储器地址的数据与由所述处理元件中的另一处理元件从所述相干存储电路中的该存储器地址读取的数据一致；所述相干存储器电路包括用于存储能够由所述处理元件访问的数据的存储器区域，所述数据定义程序任务的一个或多个属性以及与执行该程序任务的最新实例相关联的上下文数据；该装置包括调度电路，该调度电路用于响应于由存储在所述存储器区域中的与任务对应的数据定义的一个或多个属性，由处理元件调度该任务的执行；并且执行程序任务的每个处理元件被配置为响应于对该程序任务的执行来修改所述属性中与该程序任务对应的一个或多个属性。

公开(公告)号：CN110892381B

公开(公告)日：2024-02-13

申请号：CN201880046758.5

申请日：2018-07-05

Applicant: ARM有限公司

Inventor： 乔纳森·柯蒂斯·比尔德 ,  罗克萨娜·鲁西托鲁 ,  柯蒂斯·格伦·邓纳姆

IPC: G06F9/46 ,  G06F9/50 ,  G06F9/30

Abstract: 一种数据处理系统包括：存储器系统；第一处理元件；第一地址转换器，该第一地址转换器将虚拟地址映射到系统地址；第二地址转换器，该第二地址转换器将系统地址映射到物理地址；以及任务管理单元。第一程序任务使用利用第一表而映射到第一系统地址范围的第一虚拟存储空间。第一程序任务的上下文包括第一表的地址并且第一程序任务的上下文通过创建指示从第二虚拟地址空间映射到系统地址的第二范围的第二表来克隆，其中第二范围被映射到与所述第一范围相同的物理地址直到发生写入为止，在写入发生时分配存储器并且更新第二范围的映射。所克隆上下文包括所述第二表的地址。

公开(公告)号：CN117120994A

公开(公告)日：2023-11-24

申请号：CN202280026152.1

申请日：2022-02-14

Applicant: ARM有限公司

Inventor： 乔纳森·柯蒂斯·比尔德 ,  柯蒂斯·格伦·邓纳姆 ,  安德烈亚斯·拉斯·桑德伯格 ,  罗克萨娜·鲁西托鲁

IPC: G06F15/17

Abstract: 本发明提供了一种消息传递电路，该消息传递电路包括查找电路，该查找电路响应于指示由片上系统的生成方节点在目标消息信道上提供的消息数据的生成方请求，从信道消耗方信息结构获得与订阅该目标消息信道的给定消耗方节点相关联的所选信道消耗方信息。控制电路将该消息数据写入与基于所选信道消耗方信息确定的地址空间的消耗方定义区域中的地址相关联的位置。当对于该目标消息信道和该给定消耗方节点满足事件通知条件并且要使用事件通知信道时，事件通知数据被写入与基于与该事件通知信道相关联的事件通知信道消耗方信息确定的地址空间的消耗方定义区域中的地址相关联的位置。

公开(公告)号：CN110869913B

公开(公告)日：2023-11-14

申请号：CN201880046355.0

申请日：2018-07-13

Applicant: ARM有限公司

Inventor： 乔纳森·柯蒂斯·比尔德 ,  罗克萨娜·鲁西托鲁 ,  柯蒂斯·格伦·邓纳姆

IPC: G06F12/0817 ,  G06F12/1036 ,  G06F12/1081 ,  G06F12/109 ,  G06F12/06 ,  G06F12/0862 ,  G06F12/1045 ,  G06F12/1072

Abstract: 一种数据处理网络包括：可经由系统地址空间寻址的设备的网络，所述网络包括被配置为在虚拟地址空间中执行应用的计算设备。虚拟到系统地址转换电路被配置为将虚拟地址转换为系统地址。存储器节点控制器具有：到数据资源的第一接口，所述数据资源可经由物理地址空间寻址；到所述计算设备的第二接口；以及系统到物理地址转换电路，所述系统到物理地址转换电路被配置为将所述系统地址空间中的系统地址转换为所述数据资源的物理地址空间中的对应的物理地址。所述虚拟到系统映射可以是范围表缓冲器，所述范围表缓冲器被配置为检索范围表条目，所述范围表条目包括范围的偏移地址以及虚拟地址基址和所述范围的程度的指标。

公开(公告)号：CN112567340A

公开(公告)日：2021-03-26

申请号：CN201980053058.3

申请日：2019-08-06

Applicant: ARM有限公司

Inventor： 柯蒂斯·格伦·邓纳姆 ,  帕维尔·沙米斯 ,  詹姆师德·加拉 ,  迈克尔·菲利普

IPC: G06F9/30 ,  G06F9/38

Abstract: 一种用于对处理交易序列进行排序的系统、装置以及方法。所述方法包括从存储器访问要执行的操作的程序序列。接收到指令，其中一些指令具有标识符或助记符，用于将那些已识别的操作与其他没有标识符或助记符的操作区分开。助记符指示操作的程序序列的执行的分配。基于助记符将操作的程序序列分组，以使某些操作与其他操作分开。