公开(公告)号：CN106326162A

公开(公告)日：2017-01-11

申请号：CN201610480033.X

申请日：2016-06-27

Applicant: 飞思卡尔半导体公司

Inventor： 盖伊·L·米勒 ,  大卫·D·巴雷拉 ,  迈克尔·E·格拉登

IPC: G06F13/38

Abstract: 本发明是系统级封装(SIP)装置之间的同步通信。源时钟信号通过辅助半导体装置经由互连件从主要半导体装置中接收。本地时钟信号基于该源时钟信号在该辅助半导体装置上产生。模式控制信号在该辅助半导体装置上产生，其中该模式控制信号指示该辅助半导体装置的解锁工作模式和锁定工作模式中的一个工作模式。物理接口(PHY)时钟信号基于该本地时钟信号产生，其中在该锁定模式期间该PHY时钟信号包括该本地时钟信号，并且在该解锁模式期间该PHY时钟信号包括该本地时钟信号的反相版本。在该解锁模式和该锁定模式期间经由该互连件从该主要半导体装置接收的数据被锁存在该PHY时钟信号的正边沿处。

公开(公告)号：CN106168937A

公开(公告)日：2016-11-30

申请号：CN201610340538.6

申请日：2016-05-20

Applicant: 飞思卡尔半导体公司

Inventor： 吉尔福特·卢贝斯 ,  詹姆斯·G·盖伊 ,  盖伊·L·米勒 ,  钟耿

IPC: G06F13/40

CPC classification number: G06F1/12 ,  G06F1/10 ,  G06F13/1689 ,  G06F17/5077 ,  H03K5/135 ,  H03K19/17736 ,  G06F13/4072

Abstract: 本发明的一种方法实施例包括接收与互连延迟相关联的延迟值，所述互连延迟的互连电路上测得，互连电路通信地耦合主机半导体装置与半导体装置。所述方法还包括使本地时钟信号延迟由所述延迟值指示的延迟量以产生延迟本地时钟信号。所述方法还包括接收延迟源时钟信号，其中所述延迟源时钟信号是经由所述互连电路从所述主机半导体装置接收的。所述方法还包括基于所述延迟源时钟信号和所述延迟本地时钟信号的比较来输出主时钟信号，其中所述主时钟信号用于在所述半导体装置上产生与所述主机半导体装置上产生的源时钟信号对准的一个或多个对准时钟信号。