-
公开(公告)号：CN101027655A
公开(公告)日：2007-08-29
申请号：CN200580032673.4
申请日：2005-09-01
Applicant: 飞思卡尔半导体公司
IPC: G06F13/00
CPC classification number: G06F13/362
Abstract: 总线主控(112)可基于当前待定存取的一个或多个特性来选择性地收回当前待定存取。这样，总线主控可以更好地控制其存取请求。一个或多个特性可包括，例如，存取类型(例如，读/写、指令/数据、突发/非突发等等)、存取的顺序或次序、正在被存取的地址(例如，正在被存取的地址范围或者正在被存取的设备)、请求收回的总线主控(例如，在多主控系统中)、或者上述任意组合。总线仲裁(216)还可基于当前待定存取请求或后续存取请求的一个或多个特性来选择性收回当前待定存取请求以便后续存取请求。这些特性可包括上面所列出的任何一个、请求主控的优先级(例如，请求主控之间的优先级delta)、请求主控的其他属性、或上述的任意组合。
-
公开(公告)号：CN100481036C
公开(公告)日：2009-04-22
申请号：CN200580032673.4
申请日：2005-09-01
Applicant: 飞思卡尔半导体公司
IPC: G06F13/00
CPC classification number: G06F13/362
Abstract: 总线主控(112)可基于当前待定存取的一个或多个特性来选择性地收回当前待定存取。这样，总线主控可以更好地控制其存取请求。一个或多个特性可包括，例如，存取类型(例如，读/写、指令/数据、突发/非突发等等)、存取的顺序或次序、正在被存取的地址(例如，正在被存取的地址范围或者正在被存取的设备)、请求收回的总线主控(例如，在多主控系统中)、或者上述任意组合。总线仲裁(216)还可基于当前待定存取请求或后续存取请求的一个或多个特性来选择性收回当前待定存取请求以便后续存取请求。这些特性可包括上面所列出的任何一个、请求主控的优先级(例如，请求主控之间的优先级delta)、请求主控的其他属性、或上述的任意组合。
-
公开(公告)号：CN102365624B
公开(公告)日：2013-10-16
申请号：CN201080015511.0
申请日：2010-03-23
Applicant: 飞思卡尔半导体公司
IPC: G06F9/46 , G06F9/06 , G06F15/163
CPC classification number: G06F11/1679 , G06F11/1629 , G06F11/1695 , G06F11/3632
Abstract: 一种系统包括第一处理器(12)、第二处理器(14)、被耦合到第一处理器的第一时钟(54)、以及被耦合到第一处理器和第二处理器的第三时钟(56)。第一处理器包括被耦合以接收第三时钟的调试电路(58)、被耦合以接收第一时钟的同步电路(48、43)，其中，同步电路接收用于进入调试模式的第一请求，并提供第一同步调试进入请求信号(51或25)，并且其中，所述第一同步调试进入请求信号相对于第一时钟是同步的；以及输入端，其用于从第二处理器接收第二同步调试进入请求信号(27)，其中，第一处理器等待进入调试模式，直至第一同步调试进入请求信号和第二同步调试进入请求信号两者被断言。
-
公开(公告)号：CN102365624A
公开(公告)日：2012-02-29
申请号：CN201080015511.0
申请日：2010-03-23
Applicant: 飞思卡尔半导体公司
IPC: G06F9/46 , G06F9/06 , G06F15/163
CPC classification number: G06F11/1679 , G06F11/1629 , G06F11/1695 , G06F11/3632
Abstract: 一种系统包括第一处理器(12)、第二处理器(14)、被耦合到第一处理器的第一时钟(54)、以及被耦合到第一处理器和第二处理器的第三时钟(56)。第一处理器包括被耦合以接收第三时钟的调试电路(58)、被耦合以接收第一时钟的同步电路(48、43)，其中，同步电路接收用于进入调试模式的第一请求，并提供第一同步调试进入请求信号(51或25)，并且其中，所述第一同步调试进入请求信号相对于第一时钟是同步的；以及输入端，其用于从第二处理器接收第二同步调试进入请求信号(27)，其中，第一处理器等待进入调试模式，直至第一同步调试进入请求信号和第二同步调试进入请求信号两者被断言。
-
-
-
Search Results
4
records
(took 0.018 seconds)
