-
公开(公告)号：CN102645604A
公开(公告)日：2012-08-22
申请号：CN201210008460.X
申请日：2012-01-11
Applicant: 集美大学
Abstract: 本发明公开了一种用电流差值来检测互连线全开路缺陷的方法。包括以下步骤：首先针对疑似存在开路缺陷的金属线，生成两个特意形式的测试图样；顺序地加载两个测试图样，ATE设备在第二个测试图样加载之后的两个规定的时间进行电流测量；若两次测量的电流差值大于若干微安的数量级，则可以判断发生了互连线全开路缺陷。本发明的有益效果是：重点考虑深亚微米工艺下耦合电容对互连线全开路缺陷的影响，对开路的判断更加准确；电流差值测试比单一IDDQ测试的分辨率高；测试的可实现性强；不需要提取耦合电容值。
-
公开(公告)号：CN119592918A
公开(公告)日：2025-03-11
申请号：CN202411532886.4
申请日：2024-10-30
Applicant: 厦门芯矽望集成电路技术有限公司 , 集美大学
Abstract: 本发明公开了一种氧化镓薄膜及高温逐层分层溅射的制备方法，属于半导体制备技术领域。本发明在氧化镓薄膜制备过程中，在衬底保持高温的条件下，周期性地控制磁控溅射设备中氧化镓靶材下方舱门的“打开”和“关闭”，使得舱门起到挡板的作用，阶段性的在衬底上溅射氧化镓；该方法以逐层且分层溅射的方式，实现溅射生长几个原子层厚度极薄层的氧化镓薄膜即将其直接就地热退火，再继续溅射生长几个原子层厚度极薄层氧化镓薄膜再将其就地热退火，循环多个周期直至到达目标厚度，而后续不需要再利用退火炉，在衬底上最终生长获得低氧空位率、高透射率且高质量的多晶氧化镓薄膜。
-
公开(公告)号：CN115029683B
公开(公告)日：2023-08-22
申请号：CN202210662337.3
申请日：2022-06-13
Applicant: 集美大学
Abstract: 本发明公开了一种通过低键能N2O热氧化制备高质量稳态β‑Ga2O3薄膜的制备方法，是在蓝宝石衬底上形成GaN膜层，然后在GaN膜层上生长一层Ga2O3超薄之薄膜层，作为柔性种子晶体，再在低键能N2O气氛中进行两阶段高温热氧化处理生长单晶稳态β‑Ga2O3薄膜。本发明的工艺实现方法简易、稳定且有效缓解了Ga2O3薄膜与衬底间的晶格失配问题，大大提高了薄膜质量，此方法为Ga2O3基相关器件提供了强力支撑。
-
公开(公告)号：CN114990505A
公开(公告)日：2022-09-02
申请号：CN202210366065.2
申请日：2022-04-08
Applicant: 集美大学 , 厦门芯矽望集成电路技术有限公司
Abstract: 本发明提供了一种基于光波导效应的氧化镓薄膜及其制备方法，该制备方法通过限定薄膜中晶体的形态来提升氧化镓薄膜在特定入射光频段透射率的方法。包括如下步骤：第一步，采用磁控溅射的射频模式，保持本底真空、工作压力、溅射功率、时长、气氛工艺参数为特定值，利用薄膜结构与溅射温度之间的强烈依赖关系，设定最优溅射温度，溅射制备出截面有明显纳米柱结构的氧化镓薄膜。
-
公开(公告)号：CN102645604B
公开(公告)日：2014-08-13
申请号：CN201210008460.X
申请日：2012-01-11
Applicant: 集美大学
Abstract: 本发明公开了一种用电流差值来检测互连线全开路缺陷的方法。包括以下步骤：首先针对疑似存在开路缺陷的金属线，生成两个特意形式的测试图样；顺序地加载两个测试图样，ATE设备在第二个测试图样加载之后的两个规定的时间进行电流测量；若两次测量的电流差值大于若干微安的数量级，则可以判断发生了互连线全开路缺陷。本发明的有益效果是：重点考虑深亚微米工艺下耦合电容对互连线全开路缺陷的影响，对开路的判断更加准确；电流差值测试比单一IDDQ测试的分辨率高；测试的可实现性强；不需要提取耦合电容值。
-
Patent Agency Ranking
公开(公告)号：CN117080056A
公开(公告)日：2023-11-17
申请号：CN202310911467.0
申请日：2023-07-24
Applicant: 厦门芯矽望集成电路技术有限公司 , 集美大学
IPC: H01L21/265 , H01L21/324 , H01L31/103 , H01L31/0304
Abstract: 本发明公开了一种低受主电离能P型GaN薄膜及其制备方法和应用，属于GaN薄膜技术领域，该薄膜在非掺杂氮化镓样片上，以正一价或正二价的氧正离子“O+”或者“O2+”作为离子源，采用垂直的注入角度，进行高能量和大剂量的离子注入，再进行保护气氛下的快速热退火。离子注入成功注入氧正离子，退火将氧离子从间隙类杂质尽可能多地变为替位式杂质，实现了P型掺杂，同时对晶体的缺陷产生了修复，进一步改变其导电特性。该制备方法能够减少大能量离子注入产生的晶格损伤和缺陷损伤，非常适于作为高压高功率电子器件的“源区”和“漏区”的P性掺杂，而且也适于沟道区阈值电压的调整。
-
公开(公告)号：CN115763230A
公开(公告)日：2023-03-07
申请号：CN202211600734.4
申请日：2022-12-13
IPC: H01L21/18 , H01L31/032 , H01L31/109 , H01L31/18
Abstract: 本发明公开了一种P型氧化镓薄膜及其制备方法和应用，在N2O氛围下，将非掺杂氮化镓衬底在700℃‑1000℃下氧化即可得到霍尔空穴掺杂浓度大于2.2×1016cm‑3的P型氮掺杂的P型氧化镓薄膜，利用N2O“N‑O”单键比O2“O＝O”双键键能更低的特点，使得N2O在较低温度下就能分解成为N原子和O原子，分解出的O原子发挥替位作用，N原子发挥掺杂作用；GaN中N原子摆脱共价键“Ga‑N”的束缚，其中N原子一部分逸出，另一部分N原子也发挥掺杂作用；GaN中的N原子摆脱共价键的位置后，被由N2O分解出的O原子进入而取代，从GaN转而形成多晶Ga2O3薄膜，自N2O和GaN中分解出的N原子同时进行N掺杂，从而提高了所形成Ga2O3薄膜的霍尔空穴掺杂浓度,使得氧化生成的Ga2O3薄膜获得了更好的P型电性。
-
公开(公告)号：CN113363312B
公开(公告)日：2022-10-04
申请号：CN202110615886.0
申请日：2021-06-02
Applicant: 集美大学
IPC: H01L29/08 , H01L29/417 , H01L29/423 , H01L29/43 , H01L29/739 , H01L21/28 , H01L21/331
Abstract: 本发明提供一种栅压调制动态源区pocket隧穿场效应管，结构简单，设计合理，开态电流等级高，能够抑制双极电流产生。其包括沿横向依次设置的源区、体区和漏区，在体区内靠近源区的界面区形成源区pocket区域；体区上下表面分别设置体区氧化层，体区氧化层上下表面分别设置有主栅多晶硅电极，作为栅极连接栅极电压VGS；源区和源区pocket区域的上下表面分别设置源区介质层，源区介质层上下表面分别对应源区pocket区域设置金属栅电极；金属栅电极连接栅极电压VGS；所述漏区上下表面分别设置漏区氧化层；源区与漏区的侧面分别设置金属电极，作为源极和漏极，对应连接源极电压VS和漏极电压VDS。
-
公开(公告)号：CN105005663A
公开(公告)日：2015-10-28
申请号：CN201510442616.9
申请日：2015-07-24
Applicant: 集美大学
IPC: G06F17/50
Abstract: 本发明一种计算硅膜掺杂为高斯分布的体接电位的部分耗尽绝缘体上硅晶体管的二维阈值电压解析模型。考虑短沟效应的影响，采用分离变量的思想方法，将硅膜全耗尽并弱反型情况下耗尽区的电势分布函数分解为长沟器件电势分布函数与短沟器件电势分布函数的线性叠加。在边界条件制约下，通过求解硅膜耗尽区的泊松方程和拉普拉斯方程，得到电势分布函数的解析表达式。根据高斯定理求得栅氧化层两端的电压。并依据本发明对阈值电压的定义和电势分布函数模型，推导出硅膜掺杂为高斯分布的体接电位的部分耗尽绝缘体上硅晶体管的二维阈值电压解析模型。物理概念清晰，无需经验参数，计算精度高，提供了考虑短沟效应的PD-SOI器件的阈值电压解析模型。
-
公开(公告)号：CN114990505B
公开(公告)日：2023-08-22
申请号：CN202210366065.2
申请日：2022-04-08
Applicant: 集美大学 , 厦门芯矽望集成电路技术有限公司
Abstract: 本发明提供了一种基于光波导效应的氧化镓薄膜及其制备方法，该制备方法通过限定薄膜中晶体的形态来提升氧化镓薄膜在特定入射光频段透射率的方法。包括如下步骤：第一步，采用磁控溅射的射频模式，保持本底真空、工作压力、溅射功率、时长、气氛工艺参数为特定值，利用薄膜结构与溅射温度之间的强烈依赖关系，设定最优溅射温度，溅射制备出截面有明显纳米柱结构的氧化镓薄膜。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.016 seconds)
