公开(公告)号：CN116314275A

公开(公告)日：2023-06-23

申请号：CN202310513564.4

申请日：2023-05-08

Applicant: 长鑫存储技术有限公司

Inventor： 王琪明 ,  刘洋

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/78 ,  H01L27/092 ,  H01L21/8238

Abstract: 本公开提供了一种半导体结构及其制备方法，其中，半导体结构包括：衬底；介质层，介质层位于衬底上；位于介质层上的第一功函数层，第一功函数层至少包含铝层；第一栅极层，第一栅极层位于第一功函数层上；其中，介质层、第一功函数层及第一栅极层构成第一导电类型晶体管。

公开(公告)号：CN115377287A

公开(公告)日：2022-11-22

申请号：CN202110547019.8

申请日：2021-05-19

Applicant: 长鑫存储技术有限公司

Inventor： 薛晖 ,  王琪明 ,  朱文生 ,  朴仁鎬

IPC: H01L49/02 ,  H01L27/108 ,  H01L21/8242

Abstract: 本申请提供一种电容结构、存储单元及制备方法。其中电容包括多个异质结结构，其中，每个异质结结构包括第一层和对应目标区域的第二层，第二层直接位于第一层上，第一层和第二层均包括二维材料层；多个异质结结构包括交替叠层设置的第一异质结结构和第二异质结结构，第一异质结结构的第一层包括导电层，第二层包括层间介质层；第二异质结结构的第一层包括层间介质层，第二层包括导电层；其中，相邻异质结结构中下方异质结结构的第二层与上方异质结结构的第一层为同一层；相邻导电层之间通过层间介质层隔离，奇数层的导电层之间电连接，偶数层的导电层之间电连接。本申请的方案无需引入掺杂技术，避免掺杂技术导致的问题，满足大规模集成的需求。