公开(公告)号：CN114639412B

公开(公告)日：2025-04-29

申请号：CN202210223624.4

申请日：2022-03-07

Applicant: 长沙理工大学

Inventor： 蔡烁 ,  文研 ,  谢彩彩 ,  尹来容 ,  余飞 ,  王伟征

IPC: G11C11/412 ,  G11C5/06

Abstract: 本发明公开了一种存储单元设计电路，包括第一C单元电路、第二C单元电路，第一反相器、第二反相器、第一开关管、第二开关管、第三开关管和第四开关管，第一C单元电路和第二C单元电路的输出端为存储电平的节点，当第一C单元电路或第二C单元电路的输入端任意一个或两个节点，或输出端节点受到干扰而发生电平跳变时，均能恢复为原来的电平。本申请中能够在电路中某个节点受到干扰而发生电平跳变时使其恢复为原来的电平，避免错误电平被读取而引起控制系统的故障，且由各个开关管构成的单元电路形成低阻电流通路，以减小读写延迟。

公开(公告)号：CN114639412A

公开(公告)日：2022-06-17

申请号：CN202210223624.4

申请日：2022-03-07

Applicant: 长沙理工大学

Inventor： 蔡烁 ,  文研 ,  谢彩彩 ,  尹来容 ,  余飞 ,  王伟征

IPC: G11C11/412 ,  G11C5/06

Abstract: 本发明公开了一种存储单元设计电路，包括第一C单元电路、第二C单元电路，第一反相器、第二反相器、第一开关管、第二开关管、第三开关管和第四开关管，第一C单元电路和第二C单元电路的输出端为存储电平的节点，当第一C单元电路或第二C单元电路的输入端任意一个或两个节点，或输出端节点受到干扰而发生电平跳变时，均能恢复为原来的电平。本申请中能够在电路中某个节点受到干扰而发生电平跳变时使其恢复为原来的电平，避免错误电平被读取而引起控制系统的故障，且由各个开关管构成的单元电路形成低阻电流通路，以减小读写延迟。