一种生成GOLD序列的方法及装置

    公开(公告)号:CN102281116B

    公开(公告)日:2017-02-01

    申请号:CN201010198475.8

    申请日:2010-06-11

    Abstract: 本发明公开了一种生成GOLD序列的方法,使用两个31级反馈移位寄存器分别保存x1序列和x2序列的31个初始比特值;每次对反馈移位寄存器中的31个x1序列比特位并行计算得到28个x1序列后续比特,对反馈移位寄存器中的31个x2序列比特位并行计算得到28个x2序列的后续比特;当已获得的x1序列和x2序列长度大于或等于NC比特时,将移位寄存器中保存的位数不低于NC的x1序列与相同位x2序列并行异或生成相应的c(n);将已获得的x1序列及x2序列的高31比特分别顺序存放到反馈移位寄存器中。同时,本发明还公开了一种生成GOLD序列的装置;本发明的GOLD序列计算方法及装置采用了28路并行计算x1序列、x2序列及c(n)序列,一次计算可生成28位GOLD序列比特,减小了计算GOLD序列的时间开销,提高了GOLD序列的计算速度。

    分量译码方法、译码器及Turbo译码方法、装置

    公开(公告)号:CN103595424B

    公开(公告)日:2017-02-08

    申请号:CN201210290493.8

    申请日:2012-08-15

    Abstract: 本发明公开了一种分量译码方法,将译码数据块划分为多个子窗,根据分量译码顺序依次对各子窗实施分量译码,在首次译码迭代时,预设除最后一个子窗外其余各子窗第二分支度量初始值;分别用各子窗最后一个第二分支度量更新该子窗前一个子窗第二分支度量初始值;本发明的技术方案能够有效的减少分量译码过程中的冗余计算量,提高Turbo译码效率。本发明还同时公开了一种与所述方法相适应的分量译码器、Turbo译码方法及Turbo译码装置。

    FFT分支计算方法及装置

    公开(公告)号:CN101650706B

    公开(公告)日:2012-02-22

    申请号:CN200910104212.3

    申请日:2009-06-30

    Abstract: 本发明涉及数字信号处理领域,特别涉及FFT分支计算方法及装置,为解决现有FFT分支计算使用两块双口存储器,占用资源较多且运算控制方法复杂使FFT运算整体速度不高的问题,本发明采用一块双口存储器,并对其读出数据和写入数据进行精确控制,完成了对蝶形单元运算结果数据的原位存储,即运算前数据的存储位置和运算结束对应结果数据的存储位置相同,本发明极大节省了硬件资源的占用情况,减少整个FFT处理装置面积,且能够保持FFT运算速度不受影响。

    FFT分支计算方法及装置

    公开(公告)号:CN101650706A

    公开(公告)日:2010-02-17

    申请号:CN200910104212.3

    申请日:2009-06-30

    Abstract: 本发明涉及数字信号处理领域,特别涉及FFT分支计算方法及装置,为解决现有FFT分支计算使用两块双口存储器,占用资源较多且运算控制方法复杂使FFT运算整体速度不高的问题,本发明采用一块双口存储器,并对其读出数据和写入数据进行精确控制,完成了对蝶形单元运算结果数据的原位存储,即运算前数据的存储位置和运算结束对应结果数据的存储位置相同,本发明极大节省了硬件资源的占用情况,减少整个FFT处理装置面积,且能够保持FFT运算速度不受影响。

    采用DMA控制器进行数据归一化处理的方法

    公开(公告)号:CN102567254B

    公开(公告)日:2016-05-04

    申请号:CN201010621595.4

    申请日:2010-12-31

    Abstract: 本发明提出一种采用DMA控制器进行数据归一化处理的方法,包括算术运算处理步骤和搬数归一化处理步骤,所述搬数归一化处理步骤根据算术运算处理输出的归一化移位因子,配置DMA控制器中归一化变位比特寄存器的值,同时配置DMA搬数控制寄存器;DMA控制器通过读数控制,从数据源存储器中读出原始位宽数据,存入DMA内部缓存寄存器中;根据归一化变位比特寄存器的值,进行数据归一化处理,得到变位后位宽数据;将变位后位宽数据送入目的地址存储;若搬数完毕,则发出DMA搬数中断信号,否则,重复以上过程;本发明使整个算术处理过程可完全流水操作,减少了时间开销,并可以在没有带来更多额外开销的情况下,提高硬件运算处理效率。

    分量译码方法、译码器及Turbo译码方法、装置

    公开(公告)号:CN103595424A

    公开(公告)日:2014-02-19

    申请号:CN201210290493.8

    申请日:2012-08-15

    Abstract: 本发明公开了一种分量译码方法,将译码数据块划分为多个子窗,根据分量译码顺序依次对各子窗实施分量译码,在首次译码迭代时,预设除最后一个子窗外其余各子窗第二分支度量初始值,分别用各子窗最后一个第二分支度量更新该子窗前一个子窗第二分支度量初始值;本发明的技术方案能够有效的减少分量译码过程中的冗余计算量,提高Turbo译码效率。本发明还同时公开了一种与所述方法相适应的分量译码器、Turbo译码方法及Turbo译码装置。

    采用DMA控制器进行数据归一化处理的方法

    公开(公告)号:CN102567254A

    公开(公告)日:2012-07-11

    申请号:CN201010621595.4

    申请日:2010-12-31

    Abstract: 本发明提出一种采用DMA控制器进行数据归一化处理的方法,包括算术运算处理步骤和搬数归一化处理步骤,所述搬数归一化处理步骤根据算术运算处理输出的归一化移位因子,配置DMA控制器中归一化变位比特寄存器的值,同时配置DMA搬数控制寄存器;DMA控制器通过读数控制,从数据源存储器中读出原始位宽数据,存入DMA内部缓存寄存器中;根据归一化变位比特寄存器的值,进行数据归一化处理,得到变位后位宽数据;将变位后位宽数据送入目的地址存储;若搬数完毕,则发出DMA搬数中断信号,否则,重复以上过程;本发明使整个算术处理过程可完全流水操作,减少了时间开销,并可以在没有带来更多额外开销的情况下,提高硬件运算处理效率。

    一种生成GOLD序列的方法及装置

    公开(公告)号:CN102281116A

    公开(公告)日:2011-12-14

    申请号:CN201010198475.8

    申请日:2010-06-11

    Abstract: 本发明公开了一种生成GOLD序列的方法,使用两个31级反馈移位寄存器分别保存x1序列和x2序列的31个初始比特值;每次对反馈移位寄存器中的31个x1序列比特位并行计算得到28个x1序列后续比特,对反馈移位寄存器中的31个x2序列比特位并行计算得到28个x2序列的后续比特;当已获得的x1序列和x2序列长度大于或等于NC比特时,将移位寄存器中保存的位数不低于NC的x1序列与相同位x2序列并行异或生成相应的c(n);将已获得的x1序列及x2序列的高31比特分别顺序存放到反馈移位寄存器中。同时,本发明还公开了一种生成GOLD序列的装置;本发明的GOLD序列计算方法及装置采用了28路并行计算x1序列、x2序列及c(n)序列,一次计算可生成28位GOLD序列比特,减小了计算GOLD序列的时间开销,提高了GOLD序列的计算速度。

Patent Agency Ranking