-
公开(公告)号：CN102281116A
公开(公告)日：2011-12-14
申请号：CN201010198475.8
申请日：2010-06-11
Applicant: 重庆重邮信科通信技术有限公司
IPC: H04J13/10
Abstract: 本发明公开了一种生成GOLD序列的方法，使用两个31级反馈移位寄存器分别保存x1序列和x2序列的31个初始比特值；每次对反馈移位寄存器中的31个x1序列比特位并行计算得到28个x1序列后续比特，对反馈移位寄存器中的31个x2序列比特位并行计算得到28个x2序列的后续比特；当已获得的x1序列和x2序列长度大于或等于NC比特时，将移位寄存器中保存的位数不低于NC的x1序列与相同位x2序列并行异或生成相应的c(n)；将已获得的x1序列及x2序列的高31比特分别顺序存放到反馈移位寄存器中。同时，本发明还公开了一种生成GOLD序列的装置；本发明的GOLD序列计算方法及装置采用了28路并行计算x1序列、x2序列及c(n)序列，一次计算可生成28位GOLD序列比特，减小了计算GOLD序列的时间开销，提高了GOLD序列的计算速度。
-
公开(公告)号：CN102281116B
公开(公告)日：2017-02-01
申请号：CN201010198475.8
申请日：2010-06-11
Applicant: 重庆重邮信科通信技术有限公司
IPC: H04J13/10
Abstract: 本发明公开了一种生成GOLD序列的方法，使用两个31级反馈移位寄存器分别保存x1序列和x2序列的31个初始比特值；每次对反馈移位寄存器中的31个x1序列比特位并行计算得到28个x1序列后续比特，对反馈移位寄存器中的31个x2序列比特位并行计算得到28个x2序列的后续比特；当已获得的x1序列和x2序列长度大于或等于NC比特时，将移位寄存器中保存的位数不低于NC的x1序列与相同位x2序列并行异或生成相应的c(n)；将已获得的x1序列及x2序列的高31比特分别顺序存放到反馈移位寄存器中。同时，本发明还公开了一种生成GOLD序列的装置；本发明的GOLD序列计算方法及装置采用了28路并行计算x1序列、x2序列及c(n)序列，一次计算可生成28位GOLD序列比特，减小了计算GOLD序列的时间开销，提高了GOLD序列的计算速度。
-
公开(公告)号：CN103595513A
公开(公告)日：2014-02-19
申请号：CN201210290495.7
申请日：2012-08-15
Applicant: 重庆重邮信科通信技术有限公司
Abstract: 本发明公开了一种HARQ数据存取方法，包括：HARQ数据存取装置的片上存储器包括多个存储单元和至少一个读缓存单元；当接收到解速率匹配后或重传合并后的编码块时，如果存在空闲的存储单元，将校验错误的编码块保存到空闲的存储单元；如果不存在空闲的存储单元，将校验错误的编码块保存到片外存储器；如果存在空闲的读缓存单元，读取片外存储器中需要最先处理的编码块并保存到空闲的读缓存单元中；在重传合并时，从所述存储单元或读缓存单元中读取先前数据编码块进行重传数据合并。本发明还公开了一种相应的HARQ数据存取装置，本发明的技术方案能有效的克服现有技术中存在的由于片外存储器访问冲突造成的HARQ系统获取编码块延迟的问题，提高HARQ系统工作效率。
-
公开(公告)号：CN102447521A
公开(公告)日：2012-05-09
申请号：CN201010500202.4
申请日：2010-09-30
Applicant: 重庆重邮信科通信技术有限公司
IPC: H04L1/00
Abstract: 本发明提供一种第三代移动通信长期演进系统解速率匹配方法及装置，所述方法首先判断是否进行重传合并，若是则将上一次解交织的数据写入存储器3再进行解重复解打孔，否则直接对接收数据进行解重复解打孔，其次分别对解比特收集分出的三路数据进行解交织，若进行重传合并操作，则将存储器3中的数据读出与本次解交织的数据进行合并，并再次写入存储器3，否则将本次解交织的数据写入存储器3中；并提供了相应装置；本发明中将单独分配用于存储解重复解打孔数据的存储器删除，并将重传合并延后进行，使得存储器3共用，从而节省了一块存储器，减少了硬件资源；并进而每次能同时计算P_NUM个地址，处理效率提高了P_NUM倍。
-
Patent Agency Ranking
公开(公告)号：CN102447521B
公开(公告)日：2016-10-05
申请号：CN201010500202.4
申请日：2010-09-30
Applicant: 重庆重邮信科通信技术有限公司
IPC: H04L1/00
Abstract: 本发明提供一种第三代移动通信长期演进系统解速率匹配方法及装置，所述方法首先判断是否进行重传合并，若是则将上一次解交织的数据写入存储器3再进行解重复解打孔，否则直接对接收数据进行解重复解打孔，其次分别对解比特收集分出的三路数据进行解交织，若进行重传合并操作，则将存储器3中的数据读出与本次解交织的数据进行合并，并再次写入存储器3，否则将本次解交织的数据写入存储器3中；并提供了相应装置；本发明中将单独分配用于存储解重复解打孔数据的存储器删除，并将重传合并延后进行，使得存储器3共用，从而节省了一块存储器，减少了硬件资源；并进而每次能同时计算P_NUM个地址，处理效率提高了P_NUM倍。
-
公开(公告)号：CN102081592B
公开(公告)日：2012-07-04
申请号：CN200910191638.7
申请日：2009-11-27
Applicant: 重庆重邮信科通信技术有限公司
IPC: G06F17/14
Abstract: 本发明公开了一种混合基DFT和IDFT快速实现方法及装置，本发明为第一级DFT运算产生整序读数地址，便于在后续计算中原地址读数，并为每级DFT运算配置二个中间缓存用于交替存储蝶形运算数据，采用级间流水控制，不会等到当前级处理完成后再进行下一级运算，而是在进行当前级运算时，当满足下一级运算条件时即开始进行下一级运算，极大提高了计算速度，节省了处理时间，且所需的整体存储量不会增大。
-
公开(公告)号：CN101650706B
公开(公告)日：2012-02-22
申请号：CN200910104212.3
申请日：2009-06-30
Applicant: 重庆重邮信科通信技术有限公司
IPC: G06F17/14
Abstract: 本发明涉及数字信号处理领域，特别涉及FFT分支计算方法及装置，为解决现有FFT分支计算使用两块双口存储器，占用资源较多且运算控制方法复杂使FFT运算整体速度不高的问题，本发明采用一块双口存储器，并对其读出数据和写入数据进行精确控制，完成了对蝶形单元运算结果数据的原位存储，即运算前数据的存储位置和运算结束对应结果数据的存储位置相同，本发明极大节省了硬件资源的占用情况，减少整个FFT处理装置面积，且能够保持FFT运算速度不受影响。
-
公开(公告)号：CN102081592A
公开(公告)日：2011-06-01
申请号：CN200910191638.7
申请日：2009-11-27
Applicant: 重庆重邮信科通信技术有限公司
IPC: G06F17/14
Abstract: 本发明公开了一种混合基DFT和IDFT快速实现方法及装置，本发明为第一级DFT运算产生整序读数地址，便于在后续计算中原地址读数，并为每级DFT运算配置二个中间缓存用于交替存储蝶形运算数据，采用级间流水控制，不会等到当前级处理完成后再进行下一级运算，而是在进行当前级运算时，当满足下一级运算条件时即开始进行下一级运算，极大提高了计算速度，节省了处理时间，且所需的整体存储量不会增大。
-
公开(公告)号：CN101650706A
公开(公告)日：2010-02-17
申请号：CN200910104212.3
申请日：2009-06-30
Applicant: 重庆重邮信科通信技术有限公司
IPC: G06F17/14
Abstract: 本发明涉及数字信号处理领域，特别涉及FFT分支计算方法及装置，为解决现有FFT分支计算使用两块双口存储器，占用资源较多且运算控制方法复杂使FFT运算整体速度不高的问题，本发明采用一块双口存储器，并对其读出数据和写入数据进行精确控制，完成了对蝶形单元运算结果数据的原位存储，即运算前数据的存储位置和运算结束对应结果数据的存储位置相同，本发明极大节省了硬件资源的占用情况，减少整个FFT处理装置面积，且能够保持FFT运算速度不受影响。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.027 seconds)
